[发明专利]连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法

说明书

一种连续逼近暂存器模拟数字转换器，包含：一比较器，用来依据一模拟信号产生一比较值；一连续逼近暂存器，耦接该比较器，包含N个记忆单元，各记忆单元储存一控制值，该N个控制值是与该比较值有关，N为大于2的整数；以及一热码编码数字模拟转换器，耦接该比较器及该连续逼近暂存器，用来产生该模拟信号，包含N个电容，该N个电容分别耦接该N个记忆单元，该N个电容的N个端电压分别受该N个控制值控制。

技术领域

本发明涉及模拟数字转换器(analog-to-digital converter,ADC)，尤其涉及连续逼近暂存器(successive approximation register,SAR)ADC及其模拟至数字信号转换方法。

背景技术

图1是现有SAR ADC的功能方法图。SAR ADC用来将模拟输入信号Vi转换成数字信号(由多个数字码B所组成)。SAR ADC主要包含数字模拟转换器(digital-to-analogconverter,DAC)110、比较器120及连续逼近暂存器130。在SAR ADC的某一次操作中，连续逼近暂存器130依据比较器120的比较结果，决定数字码B的其中一位元的值(1/0)。DAC 110依据该次决定的位元值改变其内部电容的端电压(控制电容的其中一端耦接至地或参考信号Vref)，使电容上的电荷重新分布，进而改变比较器120的反相输入端及非反相输入端的电平，以改变SAR ADC下一个操作的比较对象。重复上述的步骤，数字码B由最高有效位元(MSB)往最低有效位元(LSB)依序被决定，过程中数字码B所代表的值也渐渐往输入信号Vi逼近。

一般而言，DAC 110通常以二进位(binary)的方式实作其内部电容的切换机制。但DAC 110中非理想的电容值会造成SAR ADC的错误率增加，使得SAR ADC的积分非线性误差(integral nonlinearity,INL)及微分非线性误差(differential nonlinearity,DNL)提高，尤其是对应高位元的电容的电容值不准确时，SAR ADC的效能所受的影响更大。热码编码(thermometer-coded，亦称为温度码编码)DAC有助于缓和不准确的电容值所带来的不良影响。图2为现有使用热码编码DAC的SAR ADC的电路图。图2的SAR ADC为5位元(B₀～B₄，B₀为LSB，B₄为MSB)。DAC 110包含5个电容C₁～C₅，其中电容C₁～C₂属于二进位DAC 111，而电容C₃～C₅属于热码编码DAC 112。电容C₁～C₅的其中一端互相耦接，作为DAC 110的输出(输出模拟信号SA)；另一端各耦接至缓冲单元113-1～113-5，缓冲单元113-1～113-5分别用来输出电容C₁～C₅所应耦接的电压。连续逼近暂存器130包含4个暂存器135-1～135-4，各暂存1个控制值。4个暂存器135-1～135-4的4个控制值依据比较器120的比较值决定。此4个暂存器135所储存的控制值控制缓冲单元113的输出电压。使用热码编码DAC 112时DAC 110还必须包含二进位码至热码解码器114，以将暂存器135-3及135-4的控制值(即SAR ADC的最高二位元值)由二进位码转换为热码，以控制缓冲单元113-3～113-5。开关140为取样输入信号Vi之用。

在SAR ADC中，比较器120的比较操作与DAC 110的电容切换操作高速地交替进行，如果DAC 110的电容耦接缓冲单元113的一端能愈快到达目标电压值，则下一个比较操作时比较器120所输出的比较值就愈准确。因此比较器120的输出到电容C₁～C₅的端点间的路径(包含暂存器135及缓冲单元113)对SAR ADC而言相当关键，此路径上的元件愈少(亦即信号在此路径上的延迟时间愈短)，意谓着SAR ADC愈稳定且愈准确。然而，二进位码至热码解码器114由多个逻辑闸所组成，无疑会增加关键路径上的元件数，造成SAR ADC的效能降低。