[发明专利]一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺

说明书

技术领域

本发明涉及非易失性存储器和半导体领域，尤其涉及一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺。

背景技术

当前的MRAM基本采用源极与位线平行，与字线垂直的方式布局走线。并用金属层连接每个存储单元的源，漏极。在通常的MRAM单元结构中，CMOS源极互联接同电位，漏极连接磁性隧道结(MTJ)并将同一行(位线)互联用以选址，字线(栅极)纵向互联用以选址。源极及位线(漏极)的金属走线为同一方向并与位线垂直。如图1、图2所示，每两个单元共用的源端通过CT连接至第一层金属走线。漏端通过CT连接至第一层金属，漏端的第一层金属不作走线，仅作为连接CT以及磁性隧道结。磁性隧道结定义在第一层金属框上，通过第二层金属连线互联。

发明内容

本发明为克服上述的不足之处，目的在于提供一种基于共源电阻技术的磁性随机存取存储器，引入共源极电阻来代替源极金属连线，此种结构可以节省金属之间的设计规范要求以及CONT和多晶硅栅极之间的规范要求而损耗的面积。

本发明另一目的在于提供一种基于共源电阻技术的磁性随机存取存储器的共源结构制造工艺，引入共源极设计及工艺方案，理论上能将存储单元的密度提高50％。

本发明是通过以下技术方案达到上述目的：一种基于共源电阻技术的磁性随机存取存储器，包括：存储单元、有源区、多晶体栅极、后段金属与前段器件连接孔、第一层金属、第二层金属、磁性隧道结、浅沟道隔离；浅沟道隔离设于有源区两侧；多晶体栅极设于有源区上方，将有源区分为源极与漏极；所述浅沟道隔离与有源区源极的相连部分为离子半导体电阻；漏极通过后段金属与前段器件连接孔与第一层金属相连；所述相邻源极通过离子半导体电阻互联，呈共源极结构；源极每隔若干存储单元后通过后段金属与前段器件连接孔与第一层金属相连；第二层金属通过磁性隧道结连接在第一层金属上方。

作为优选，所述的第一层金属、第二层金属带有金属走线。

作为优选，所述金属走线的材质为铜，铝，金，银，钨，钽中的任意一种。

作为优选，所述的源极每隔2ⁿ个存储单元后通过后段金属与前段器件连接孔与第一金属层的金属走线相连；作为优选，每隔16个存储单元。

作为优选，所述的源极带有源极线；漏极带有位线。

作为优选，所述的多晶体栅极带有字线。

一种基于共源电阻技术的磁性随机存取存储器的共源结构制造工艺，包括如下步骤：

1)利用共源极光刻打开所有需要互联的源极区域，其余部分全覆盖光刻胶；

2)对浅沟道隔离层与有源区源极的相连部分进行刻蚀，去除浅沟道隔离层中的氧化物，露出硅衬底；

3)在步骤2)刻蚀完的区域进行离子注入，与露出的硅衬底共同形成电阻；

4)按照正常的MOS流程进行后续的工艺流程。

作为优选，所述步骤2)刻蚀去除浅沟道隔离层中的氧化物的方法为反应离子刻蚀、湿法刻蚀中的任意一种，作为优选，采用反应离子刻蚀方法。

本发明的有益效果在于：1)本发明可以节省金属之间的设计规范要求以及CONT和多晶硅栅极之间的规范要求而损耗的面积；2)达到提高MRAM存储单元密度的目的，理论单元密度提升50％。

附图说明

图1是背景技术现有MRAM的存储单元版图；

图2是背景技术现有MRAM的三维结构示意图；

图3是本发明MRAM的存储单元版图；

图4是本发明MRAM的三维结构示意图；

图5是本发明存储单元矩阵的连接方式示意图；

图6是本发明共源结构的制造工艺示意图1；

图7是本发明共源结构的制造工艺示意图2；

附图标记为：AA-有源区，Poly-多晶体栅极，CT-后段金属与前段器件连接孔，M1-第一层金属，CS-共源极，Cell-存储单元区域，MTJ-磁性隧道结，WL-字线，BL-位线，SL-源极线，PR-光刻胶,STI-浅沟道隔离，CS Implant-共源极离子注入。

具体实施方式

下面结合具体实施例对本发明进行进一步描述，但本发明的保护范围并不仅限于此：