[发明专利]封装基板制作方法

说明书

技术领域

本发明涉及一种封装基板的制作方法，特别涉及制造封装基板的薄膜电阻的方法。

背景技术

通过集成电路的工艺技术演进，集成电路内关于布线密度、传输速率以及防止信号干扰等，可提升整体集成电路效能的相关需求也随之提高。其中，制造完成的集成电路必须通过后段工艺(back end of line，BEOL)以及封装等工艺，将集成电路与实际应用的电子元件间，做电性连接。然而，随着微缩工艺的进步，使得集成电路的体积不断缩减，其中较高阶的封装工艺所制成的封装体多半需应用集成电路载板(IC carrier)(又称封装基板)中介于集成电路与印刷电路板之间。概括来说，集成电路载板通过内部线路连接集成电路与印刷电路板，用以沟通集成电路与印刷电路板间的信号，并同时赋予保护电路与散热等功能。由于来自集成电路与印刷电路板的信号需通过集成电路载板传递，因此，集成电路载板传递信号的品质，也对于集成电路整体的效能表现有实质的影响。

目前，常见的集成电路大致上通过集成电路载板的图样化电路与印刷电路板相连接。然而，设置在图样化电路间控制集成电路载板电性的薄膜电阻，肇因于后续工艺所使用的化学物质，容易让薄膜电阻在制造其它集成电路载板的结构时，被化学物质侵蚀而造成已制成的薄膜电阻的电性特性改变，使得集成电路载板的薄膜电阻的一致性较差，进而影响后续信号的传递。由此可见，上述现有的结构，显然仍存在不便与缺陷，而有待加以进一步改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来一直未见适用的方式被发展完成。因此，如何能有效解决上述问题，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。

发明内容

本发明的一技术方面是有关于一种封装基板制作方法，其利用保护材料形成保护层覆盖薄膜电阻远离基板的表面，提供薄膜电阻较好的保护，让薄膜电阻可在后续的工艺中减少或避免因受到化学物质侵蚀而损伤。如此一来，可减少或避免薄膜电阻的电性性质在制成后，又随后续工艺进行而改变。进一步地，采用本方法所制造的封装基板，其薄膜电阻电性性质可在制成后维持较佳的一致性，并让包含保护层的封装基板提供稳定的电性性质。

本发明提供一种封装基板制作方法，包含提供载板，其中载板至少包含基板、设置在基板上的至少一个薄膜电阻以及设置在薄膜电阻上的多个第一图样化电路，其中第一图样化电路中任意两个相邻电路之间具有间隙，部分薄膜电阻延伸至第一图样化电路之间的至少一个间隙中；接下来在载板设置有薄膜电阻的一侧形成第一保护材料，且第一保护材料至少覆盖薄膜电阻延伸至间隙内的至少一部分；接下来薄化第一保护材料；以及移除部分第一保护材料，其中未经移除的第一保护材料形成第一保护层，并覆盖薄膜电阻延伸至间隙内的部分。

在本发明一或多个实施方式中，上述的移除部分第一保护材料的步骤可包含选择性地曝光第一保护材料；以及蚀刻第一保护材料，以将第一保护材料位于基板上方设置有薄膜电阻以外的区域的部分实质上完全移除。

在本发明一或多个实施方式中，上述的蚀刻第一保护材料的步骤可更进一步地从间隙中设置有薄膜电阻的区域内移除第一保护材料的一部分，以暴露薄膜电阻邻接间隙的至少一部分。

在本发明一或多个实施方式中，上述的薄化第一保护材料的步骤，更进一步地使得第一保护材料相对基板具有第一高度，其中第一高度大于第一图样化电路相对基板的第二高度。

在本发明一或多个实施方式中，上述的薄化第一保护材料的步骤，更进一步地使得第一保护材料相对基板具有第三高度，其中第三高度与第一图样化电路相对基板的第二高度实质上相等。

在本发明一或多个实施方式中，上述的薄化第一保护材料的步骤，更进一步地使得第一保护材料相对基板具有第四高度，其中第四高度小于第一图样化电路相对基板的第二高度。

在本发明一或多个实施方式中，上述的形成第一保护材料的步骤还包含形成第一保护材料覆盖第一图样化电路，其中移除部分第一保护材料的步骤还包含部分地移除第一保护材料位于第一图样化电路上的部分，其中未移除的第一保护材料覆盖第一图样化电路的部分与覆盖薄膜电阻位于间隙内的部分互相邻接，以共同形成第一保护层。

在本发明一或多个实施方式中，上述的形成第一保护材料的步骤还包含形成第一保护材料覆盖基板，其中移除部分第一保护材料的步骤还包含部分地移除第一保护材料位于基板上的部分，其中未移除的第一保护材料覆盖基板的部分与覆盖薄膜电阻位于间隙内的部分互相邻接，以共同形成第一保护层。