[发明专利]一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺

说明书

技术领域

本发明涉及非易失性存储器和半导体领域，尤其涉及一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺。

背景技术

当前的MRAM基本采用源极与位线平行，与字线垂直的方式布局走线。并用金属层连接每个存储单元的源，漏极。在通常的MRAM单元结构中，CMOS源极互联接同电位，漏极连接磁性隧道结(MTJ)并将同一行(位线)互联用以选址，字线(栅极)纵向互联用以选址。源极及位线(漏极)的金属走线为同一方向并与位线垂直。如图1、图2所示，每两个单元共用的源端通过CT连接至第一层金属走线。漏端通过CT连接至第一层金属，漏端的第一层金属不作走线，仅作为连接CT以及磁性隧道结。磁性隧道结定义在第一层金属框上，通过第二层金属连线互联。

发明内容

本发明为克服上述的不足之处，目的在于提供一种基于源极合金电阻的磁性随机存取存储器，引入源极合金电阻来代替金属连线，此种结构可以节省金属之间的设计规范要求以及CONT和多晶硅栅极之间的规范要求而损耗的面积。

本发明另一目的在于提供一种基于源极合金电阻的磁性随机存取存储器的源极合金电阻制造工艺，通过此源极合金电阻可达到提高 MRAM存储单元密度的目的，理论上能将存储单元的密度提高50％。

本发明是通过以下技术方案达到上述目的：一种基于源极合金电阻的磁性随机存取存储器，包括：存储单元、有源区、多晶体栅极、后段金属与前段器件连接孔、第一层金属、第二层金属、磁性隧道结、浅沟道隔离；浅沟道隔离设于有源区两侧；所述有源区内设有源极合金电阻，相邻有源区的源极通过源极合金电阻互联；多晶体栅极设于源极与漏极之间；漏极通过后段金属与前段器件连接孔与第一层金属相连；源极每隔若干存储单元后通过后段金属与前段器件连接孔与第一层金属相连；第二层金属通过磁性隧道结连接在第一层金属上方。

作为优选，所述源极合金电阻为半导体硅材料与活性金属的合金，作为优选，活性金属为钴、镍中的任意一种或组合。

作为优选，所述的第一层金属、第二层金属带有金属走线。

作为优选，所述金属走线的材质为铜，铝，金，银，钨，钽中的任意一种。

作为优选，所述的源极每隔2ⁿ个存储单元后通过后段金属与前段器件连接孔与第一层金属的金属走线相连；作为优选，每隔16个存储单元。

作为优选，所述的源极带有源极线；漏极带有位线。

作为优选，所述的多晶体栅极带有字线。

一种基于源极合金电阻的磁性随机存取存储器的源极合金电阻制造工艺，包括如下步骤：

(1)在包括浅结LDD，源漏注入S/D的注入工艺结束后，沉积一层 SAB氧化层并用光刻法定义合金区域；

(2)用蚀刻的方式将合金区域打开后沉积活性金属；

(3)通过热退火工艺直至多晶硅栅极以及有源区内的源极区、漏极区形成合金层，并清洗去除合金层表面未合金的活性金属。

本发明的有益效果在于：1)本发明可以节省金属之间的设计规范要求以及CONT和多晶硅栅极之间的规范要求而损耗的面积；2)达到提高MRAM存储单元密度的目的，理论单元密度提升50％。

附图说明

图1是背景技术现有MRAM的存储单元版图；

图2是背景技术现有MRAM的三维结构示意图；

图3是本发明MRAM的存储单元版图；

图4是本发明MRAM的三维结构示意图；

图5是本发明存储单元矩阵的连接方式示意图；

图6是本发明源极合金电阻的制造工艺示意图1；

图7是本发明源极合金电阻的制造工艺示意图2；

图8是本发明源极合金电阻的制造工艺示意图3；

附图说明：AA/Active-有源区，Poly-多晶体栅极，CONT/CT-后段金属与前段器件连接孔，M1-第一层金属，Cell-存储单元，MTJ-磁性隧道结，WL-字线，BL-位线，SL-源极线，STI-浅沟道隔离；PR-光刻胶,S-源极，D-漏极，Spacer-多晶硅栅侧壁绝缘层。

具体实施方式

下面结合具体实施例对本发明进行进一步描述，但本发明的保护 范围并不仅限于此：

实施例：如图3、图4所示，一种基于源极合金电阻的磁性随机存取存储器由存储单元、有源区、多晶体栅极、后段金属与前段器件连接孔、第一层金属、第二层金属、磁性隧道结、浅沟道隔离组成。