[发明专利]半导体存储装置及输入数据的验证方法

说明书

本发明提供一种半导体存储装置及输入数据的验证方法，能够对从外部端子导入内部的数据进行验证。本发明的半导体存储装置具备输入或输出数据的外部输入/输出端子、存储器阵列(110)以及页面缓冲器/读出电路(170)。页面缓冲器/读出电路(170)存储从外部输入/输出端子输入的输入数据，所存储的输入数据可编程至存储器阵列(110)中。进而，半导体存储装置具备比较电路(132)，该比较电路(132)对存储于页面缓冲器/读出电路(170)中的输入数据与从页面缓冲器/读出电路(170)读出的输入数据进行比较。据此，本发明技术方案能够验证输入数据是否被正确存储于数据存储部件中。

技术领域

本发明涉及一种半导体存储装置，尤其涉及与非(NAND)型或或非(NOR)型快闪存储器(flash memory)的输入数据(data)的验证方法。

背景技术

NAND型快闪存储器的编程(program)动作中，对所选择的字线(word line)施加高电压的编程电压(例如15V～20V)，对非选择的字线施加中间电位(例如10V)，将与要编程的数据“0”或“1”相应的电位供给至位线(bit line)，由此，使电子从沟道(channel)通过栅极绝缘膜而穿隧(tunneling)至选择存储单元(memory cell)的浮动栅极(floating gate)(例如专利文献1)。

[现有技术文献]

[专利文献]

[专利文献1]日本专利特开2011-253591号公报

发明内容

[发明所要解决的问题]

图1表示NAND型快闪存储器的主要部分的结构。该图1中例示了1个外部输入/输出端子10与页面缓冲器(page buffer)/读出(sense)电路30之间的传输路径。传输路径包括：输入缓冲器22A，输入来自输入/输出端子10的数据；输入线(line)24A，搬送来自输入缓冲器22A的单端(single end)的输入数据；以及驱动器(driver)26A，将单端的数据转换为差动数据，并将差动数据通过数据线DL、/DL而供给至页面缓冲器/读出电路30。进而，传输路径更具有：驱动器26B，将来自页面缓冲器/读出电路30的差动数据转换为单端的数据；输出缓冲器22B，输出经转换的数据；以及输出线24B，将从输出缓冲器22B输出的输出数据搬送至输入/输出端子10。

外部输入/输出端子10是由命令(command)、地址(address)、输入/输出数据共同使用，但这些数据的识别是根据此处未图示的外部控制信号(例如命令锁存使能(commandlatch enable)信号、地址锁存使能(address latch enable)信号等)来进行。例如，当命令锁存使能信号为H电平(level)、地址使能信号为L电平时，出现在外部输入/输出端子10处的数据将被识别为命令，该命令通过输入缓冲器22A而存储于控制器40的锁存电路42中。控制器40对存储于锁存电路42中的命令进行解读，以控制编程动作、读出动作或擦除动作等。而且，当地址使能信号为H电平、命令使能信号为L电平时，出现在外部输入/输出端子10处的数据将被识别为地址，该地址通过输入缓冲器22A而存储于未图示的地址寄存器(address register)中。当地址使能信号为L电平、命令使能信号为L电平时，出现在外部输入/输出端子10处的数据通过输入缓冲器22A、输入线24A、驱动器26A而加载(load)至页面缓冲器/读出电路30中。