[发明专利]包含互连的叠加封装体的半导体装置

说明书

公开了一种半导体装置。所述半导体装置包含垂直堆叠且互连的至少第一半导体封装体和第二半导体封装体。所述第二半导体封装体和主机装置之间的信号通信通过所述第一半导体封装体发生。本公开提高了产品的良率。

技术领域

本公开涉及半导体装置。

背景技术

对于便携消费电子产品需求的强势增长正驱动对于高容量储存装置的需求。非易失性半导体存储器装置，例如闪速存储器存储卡，正被广泛应用，以满足对数字信息储存和交换的日益增长的需求。其便携性，多功能和坚固设计，以及其高可靠性和大容量，已使得这样的存储器装置被理想地使用于各种各样的电子装置中，包括例如数码照相机、数码音乐播放器、视频游戏控制器、PDA和移动电话。

尽管已知多种不同的封装配置，闪速存储器存储卡通常可以制造为系统级封装(SiP)或多芯片模块(MCM)，在这种情况下，多个裸芯安装并且互连到小足印(footprint)基板上。基板通常可以包含刚性的、电介质基底，所述基底具有蚀刻在其一侧或两侧上的导电层。在裸芯和(多个)导电层之间形成电连接，并且(多个)导电层提供用于将裸芯连接到主机装置的电引导结构。一旦建立裸芯和基板之间的电连接，组装件典型地被包装在提供保护性封装的模塑料中。

图1和图2示出了常规半导体封装体20的截面侧视图和俯视图(图2中无模塑料)。典型的封装体包含固定至基板26的多个半导体裸芯，例如闪速存储器裸芯22和控制器裸芯24。在裸芯制造工艺期间，可以在半导体裸芯22、24上形成多个裸芯接合垫28。类似地，可以在基板26上形成多个接触垫30。可以将裸芯22固定到基板26，然后将裸芯24安装到裸芯22上。然后可以通过在相应的裸芯接合垫28和接触垫30对之间固定引线键合体32，来将全部的裸芯电联接到基板。一旦建立全部电连接，可以将裸芯和引线键合体包封到模塑料34中，以密封封装体，并且保护裸芯和引线键合体。

为最高效地利用封装体足印(footprint)，上下叠置半导体裸芯是已知的，或者完全彼此重叠并在相邻的裸芯之间具有间隔层，或者如图1和图2所示具有偏移。在偏移配置中，裸芯堆叠在另一裸芯的顶部上，使得下面的裸芯的接合垫被暴露。偏移配置提供了堆叠体中的每个半导体裸芯上的接合垫都易于接近的优点。

随着半导体裸芯变得更薄，且为了增加半导体封装体中的存储器容量，半导体封装体中叠置的裸芯的数量持续增加。然而，这样可能造成从上面的裸芯向下到基板的长键合引线。长键合引线容易损坏或短路到其他引线键合体，并且还具有比短引线键合体更低的信噪比。此外，封装体中的大量的半导体裸芯可能不利地影响良率(yield)。

发明内容

概括来说，在一个示例中，本技术涉及一种半导体装置，包含：第一半导体封装体，该第一半导体封装体包含：第一基板、第一多个半导体裸芯、插入器层(具有固定到插入器层的表面的多个焊料球)、以及包封第一半导体封装体的至少一部分的第一模塑料，焊料球的至少一部分延伸穿过第一模塑料的表面；以及第二半导体封装体，该第二半导体封装体包含：第二基板(包含在第二基板的表面上的接触垫)，第二多个半导体裸芯，以及包封第二半导体封装体的至少一部分的第二模塑料；延伸穿过第一模塑料的焊料球的图案与第二基板的表面上的接触垫的图案相匹配，焊料球固定到接触垫，以将第一半导体封装体联接到第二半导体封装体。

在另一示例中，本技术涉及一种半导体装置，包含：第一半导体封装体，该第一半导体封装体包含：第一基板，第一多个半导体裸芯，插入器层(具有在插入器层表面中的多个接触垫)，以及包封第一半导体封装体的至少一部分的第一模塑料，接触垫通过第一模塑料的表面暴露；以及第二半导体封装体，该第二半导体封装体包含：第二基板(包含在第二基板的表面上的接触垫，以及固定到接触垫的焊料球)、，第二多个半导体裸芯，以及包封第二半导体封装体的至少一部分的第二模塑料；第二基板的接触垫上的焊料球的图案与插入器层的表面上的接触垫的图案相匹配，焊料球固定到接触垫，以将第一半导体封装体联接到第二半导体封装体。