[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中，所述形成方法包括：提供基底，所述基底包括：衬底和位于衬底上相邻的第一鳍部和第二鳍部；在所述衬底上形成隔离结构，所述隔离结构覆盖所述第一鳍部和第二鳍部侧壁，所述隔离结构的表面高于或齐平于所述第一鳍部和第二鳍部顶部表面；对所述第一鳍部和第二鳍部之间的隔离结构进行离子注入，形成隔离层；形成隔离层之后，对所述隔离结构进行刻蚀，使所述隔离结构暴露出鳍部部分侧壁，对所述隔离结构进行刻蚀的过程中，所述隔离层的刻蚀速率低于所述隔离结构的刻蚀速率。所述隔离层的刻蚀速率小于所述隔离结构的刻蚀速率，能够降低对隔离层的刻蚀损耗，从而能够改善晶体管性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。

鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的短沟道效应。然而，鳍式场效应晶体管仍然存在短沟道效应。

此外，为了进一步减小短沟道效应对半导体器件的影响，降低沟道漏电流。半导体技术领域引入了应变硅技术，应变硅技术的方法包括：在栅极结构两侧的鳍部中形成凹槽；通过外延生长工艺在所述凹槽中形成源漏掺杂区。为了减少鳍部边缘形成所述凹槽的过程中暴露出鳍部周围的隔离结构，而使所形成的源漏掺杂区结构不完整，导致对沟道的应力减小，在形成所述凹槽之前在所述鳍部边缘形成伪栅结构。现有技术为了提高半导体结构的集成度，一般在相邻鳍部边缘和隔离结构上形成一个伪栅极结构。

然而，如果鳍部边缘的隔离结构表面低于所述鳍部顶部表面，形成所述伪栅极结构之后，所述伪栅极结构很难充分覆盖所述鳍部边缘，从而难以保证所形成源漏掺杂区能够为沟道提供足够的应力，进而容易影响晶体管性能。

由此可见，半导体结构的形成方法形成的半导体结构的性能较差。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，能够改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括：衬底和位于衬底上相邻的第一鳍部和第二鳍部；在所述衬底上形成隔离结构，所述隔离结构覆盖所述第一鳍部和第二鳍部侧壁，所述隔离结构的表面高于或齐平于所述第一鳍部和第二鳍部顶部表面；对所述第一鳍部和第二鳍部之间的隔离结构进行离子注入，形成隔离层；形成隔离层之后，对所述隔离结构进行刻蚀，使所述隔离结构暴露出第一鳍部和第二鳍部部分侧壁，对所述隔离结构进行刻蚀的过程中，所述隔离层的刻蚀速率低于所述隔离结构的刻蚀速率。

可选的，所述离子注入过程中注入的离子包括：硅离子、碳离子或锗离子。

可选的，所述离子注入的工艺参数包括：注入剂量为1.0E13atoms/cm²～1.0E16atoms/cm²；注入能量为1eV～30eV。

可选的，形成隔离结构的工艺包括：流体化学气相沉积工艺。

可选的，对所述隔离结构进行刻蚀之前，还包括：在所述隔离层上形成保护层。

可选的，对所述第一鳍部和第二鳍部之间的隔离结构进行离子注入的步骤包括：在所述第一鳍部顶部和第二鳍部顶部和所述隔离结构上形成初始图形层；去除所述第一鳍部和第二鳍部之间隔离结构上的初始图形层，形成图形层；以所述图形层为掩膜进行离子注入。

可选的，所述图形层的材料为氮化硅或氮氧化硅。