[发明专利]一种半导体器件及其制备方法和电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制备方法和电子装置。

背景技术

随着集成电路技术的持续发展，芯片上将集成更多器件，芯片也将采用更快的速度。在这些要求的推进下，器件的几何尺寸将不断缩小，在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺。目前半导体器件的制备已经发展到纳米级别，同时常规器件的制备工艺逐渐成熟。

目前半导体器件在制备CMOS的过程中为了获得更好的性能，通常在CMOS的源漏区进行外延SiGe以对衬底的沟道处施加压应力，使PMOS性能提高，现有技术中一般在PMOS源漏上形成凹陷，然后外延生长SiGe，但是目前在形成SiGe过程中存在很多挑战，例如在整合(integration)、缺陷控制、选择性等等。

例如在目前工艺中在形成CMOS过程中，在蚀刻去除栅极侧壁上的间隙壁上时，执行碳离子注入到所述Si衬底中，形成C-Si，C-Si将会影响所述SiGe的外延。此外，所述Si衬底中的其它杂质也会影响所述SiGe的外延。

因此，为解决现有技术中的上述技术问题，有必要提出一种新的半导体器件及其制备方法和电子装置。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明实施例提供了一种半导体器件的制备方法，所述方法包括：

提供半导体衬底，在所述半导体衬底上形成有栅极结构，在所述栅极结构的侧壁上层叠形成有第一间隙壁和第二间隙壁；

在所述栅极结构两侧的半导体衬底中形成第一凹槽；

对所述第一凹槽进行清洗，以去除所述第一凹槽表面的杂质；

去除所述第二间隙壁，以露出所述第一间隙壁；

湿法蚀刻所述第一凹槽，以形成具有目标形状的第二凹槽；

在所述第二凹槽中外延生长半导体材料，以形成源漏。

可选地，所述清洗包括远程等离子体干法清洗。

可选地，所述远程等离子体干法清洗的功率为100～1000w，清洗气氛包括5～50sccm的NF₃以及100～1000sccm的Ar。

可选地，所述远程等离子体干法清洗的功率为200～8000w，或者400-600w，清洗气氛包括15～35sccm的NF₃以及200～800sccm的Ar，或者400～600sccm的Ar。

可选地，在形成所述第一凹槽之后还进一步包括选用H₂SO₄对所述第一凹槽进行清洗的步骤；或包括选用O₃和稀释的氢氟酸对所述第一凹槽进行清洗的步骤。

可选地，选用四甲基氢氧化铵蚀刻液蚀刻所述第一凹槽，以形成Σ形的所述第二凹槽。

可选地，选用稀释的氢氟酸去除所述第二间隙壁或选用SiCoNi干法制程去除所述第二间隙壁。

可选地，蚀刻所述第一凹槽的压力为2～20mt，蚀刻气氛包括50～200SCCM的HBr，2～10SCCM的O₂。

可选地，所述第一间隙壁选用氮化物，所述第一间隙壁的宽度为10～20nm；

所述第二间隙壁选用氧化物，所述氧化物的厚度为3～8nm。

可选地，所述方法还进一步包括在抬升源漏上形成覆盖层的步骤。

可选地，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域上形成有NMOS栅极结构，在所述PMOS区域上形成 有PMOS栅极结构，在所述NMOS栅极结构上和PMOS栅极结构上形成有所述第一间隙壁；

在所述NMOS区域形成保护层，以覆盖所述NMOS栅极结构；

蚀刻所述PMOS栅极结构上的所述第一间隙壁，去除所述半导体衬底上的所述第一间隙壁和所述PMOS栅极结构顶部的所述第一间隙；

去除所述保护层，以露出所述NMOS区域；

在所述第一间隙壁上形成所述第二间隙壁；

在所述PMOS栅极结构两侧的半导体衬底中形成所述第一凹槽。

本发明还提供了一种半导体器件，所述半导体器件通过上述方法制备得到。

本发明还提供了一种电子装置，包括上述的半导体器件。