[发明专利]半导体器件及其制造方法

说明书

一种半导体器件及其制造方法。该半导体器件包括：第一源晶种层；第二源晶种层，所述第二源晶种层被设置在所述第一源晶种层上方，同时与所述第一源晶种层间隔开；堆叠结构，所述堆叠结构被形成在所述第二源晶种层上；沟道层，所述沟道层通过穿透所述堆叠结构而延伸到所述第一源晶种层内；以及夹层源层，所述夹层源层延伸到所述第一源晶种层与所述第二源晶种层之间的空间中，同时接触所述沟道层、所述第一源晶种层和所述第二源晶种层中的每一个。

技术领域

本公开的一个方面涉及半导体器件及其制造方法，且更具体地，涉及三维半导体存储器件及其制造方法。

背景技术

半导体器件可以包括能够存储数据的多个存储单元。为实现高集成度，已提出了包括三维布置的存储单元的三维半导体存储器件。

三维半导体存储器件的存储单元可以彼此堆叠。可以通过沟道层串联连接存储单元以形成存储串。沟道层可以被连接至位线和源极层。

随着堆叠的存储单元的数量增大，连接沟道层与源极层的难度也增大。另外，难以稳定地确保存储单元的电特性。

发明内容

根据本公开的一个方面，提供了一种半导体器件，该半导体器件包括：第一源晶种层；第二源晶种层，所述第二源晶种层被设置在所述第一源晶种层上方，同时与所述第一源晶种层间隔开；堆叠结构，所述堆叠结构被形成在所述第二源晶种层上；沟道层，所述沟道层通过穿透所述堆叠结构而延伸到所述第一源晶种层内。此外，夹层源层延伸到所述第一源晶种层与所述第二源晶种层之间的空间中，同时与所述沟道层、所述第一源晶种层和所述第二源晶种层接触。

根据本公开的一个方面，提供了一种制造半导体器件的方法，该方法包括以下步骤：形成初级源堆叠结构，所述初级源堆叠结构包括被顺序堆叠的第一源晶种层、牺牲层和第二源晶种层。所述方法还包括以下步骤：在所述第二源晶种层上交替地堆叠第一材料层和第二材料层；形成通过穿透所述第一材料层和所述第二材料层而延伸到所述第一源晶种层内的沟道层，所述沟道层各自被多层的层包围。另外，所述方法还包括以下步骤：在所述沟道层之间形成穿透所述第一材料层和所述第二材料层的狭缝；形成源通孔，所述源通孔通过穿透通过所述狭缝暴露出的所述第二源晶种层而暴露出所述牺牲层；通过所述源通孔来去除所述牺牲层和所述多层的层，由此形成将所述多层的层分为第一多层图案和第二多层图案的源区域，所述源区域暴露出在所述第一源晶种层与所述第二源晶种层之间的所述沟道层。所述方法还包括以下步骤：从通过所述源区域暴露出的所述沟道层、所述第一源晶种层和所述第二源晶种层生长夹层源层。

附图说明

现在，将在下文中参照附图更充分地描述示例性实施方式，然而，示例性实施方式可以按照不同形式来实施并且不应被解释为限于本文阐述的实施方式。而是，提供这些实施方式以使得本公开将是透彻且完整的，并将向本领域技术人员充分传达示例性实施方式的范围。

在附图中，为示出清楚，可能放大了尺寸。将理解的是，当一元件被称为在两个元件“之间”时，该元件可以是这两个元件之间唯一的元件，或者也可以存在一个或更多个介于中间的元件。贯穿全文，类似的附图标记指代类似的元件。

图1A和图1B是例示根据本公开的实施方式的半导体器件的截面图。

图2是例示根据本公开的实施方式的多层结构的侧壁绝缘层的截面图。

图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I、图3J、图3K、图3L和图3M是例示根据本公开的实施方式的半导体器件的制造方法的截面图。

图4是例示根据本公开的实施方式的半导体器件的制造方法的截面图。

图5是例示根据本公开的实施方式的存储系统的配置的框图。

图6是例示根据本公开的实施方式的计算系统的配置的框图。

具体实施方式