[发明专利]半导体装置及其制造方法

说明书

本发明公开了半导体装置及其制造方法。该装置包括：半导体衬底；突出于半导体衬底的一个或多个鳍片，每个鳍片的侧边形成有沟槽；部分地填充沟槽的第一绝缘物层，鳍片突出于第一绝缘物层；覆盖在鳍片上的第二绝缘物层；在第二绝缘物层上分别包绕鳍片的一部分的多个伪栅极结构，伪栅极结构包括位于第二绝缘物层上的伪栅极，该多个伪栅极结构至少包括间隔开的第一伪栅极结构和第二伪栅极结构；第二伪栅极结构位于鳍片的边缘角部上，且第二伪栅极结构的一部分在第一绝缘物层上；在第一绝缘物层和第二绝缘物层上，分别在多个伪栅极结构的两侧的间隔物；以及在鳍片上位于多个伪栅极结构之间的源极或漏极。本发明可提高器件可靠性。

技术领域

本发明涉及半导体技术领域，特别涉及半导体装置及其制造方法。

背景技术

FinFET(Fin FieldEffect Transistor，鳍式场效应晶体管)器件可以提高器件的性能，降低供给电压，并且显著减小短沟道效应。但是，FinFET器件在现有的制造过程中可能会出现一些问题。例如，在NMOS(NMetalOxideSemiconductor，N型金属-氧化物-半导体)晶体管和PMOS(P MetalOxideSemiconductor，P型金属-氧化物-半导体)晶体管中，源极和漏极是必需的，但是在Fin(鳍片)上通过外延工艺形成的源极和漏极可能是不规整的，这将影响器件性能和均匀性。

现有技术中存在两种设计，请参见图1A和图1B。但是对于这两种设计，可能分别存在一些问题。

对于图1A所示的设计，在被沟槽隔离的两个鳍片上各形成有三个伪栅极，例如左边鳍片上形成有三个伪栅极11、12和13。如果在器件的制造过程中发生伪栅极相对有源区发生漂移。例如在图1A中，左边鳍片上的三个伪栅极相对其下面的有源区向左漂移，右边鳍片上的三个伪栅极相对其下面的有源区向右漂移。或者伪栅极的关键尺寸也有可能发生变化。这些均有可能造成在鳍片的边缘处形成不期望的源极或漏极，例如图1A中示出的左边鳍片上的源极(或漏极)14和右边鳍片上的漏极(或源极)15。在外延过程中，该源极(或漏极)14和该漏极(或源极)15有可能会发生连接，从而降低器件性能。

对于图1B所示的设计，在左边鳍片和右边鳍片上分别形成伪栅极22和23，在两个鳍片之间的填充沟槽的绝缘物26上形成伪栅极21。当外延生长源极或漏极时，与绝缘物26接触的鳍片边缘处的源极和漏极的外延生长有可能受到限制，从而造成左边鳍片上的源极(或漏极)24或者右边鳍片上的漏极(或源极)25的形貌不规整，如图1B所示，从而影响器件性能。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

本发明一个实施例的目的之一是：提供一种半导体装置的制造方法。本发明一个实施例的目的之一是：提供一种半导体装置。本发明可以防止一个鳍片上的源极(或漏极)与另一个鳍片上的源极(或漏极)之间发生不期望的相连。

根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：

提供衬底结构，所述衬底结构包括：

半导体衬底；

突出于所述半导体衬底的一个或多个鳍片，其中每个鳍片的侧边形成有沟槽；

部分地填充所述沟槽的第一绝缘物层，其中所述鳍片突出于所述第一绝缘物层；以及

覆盖在所述鳍片上的第二绝缘物层；

在所述第二绝缘物层上形成分别包绕所述鳍片的一部分的多个伪栅极结构，所述伪栅极结构包括位于所述第二绝缘物层上的伪栅极，所述多个伪栅极结构至少包括间隔开的第一伪栅极结构和第二伪栅极结构；所述第二伪栅极结构位于所述鳍片的边缘角部上，并且所述第二伪栅极结构的一部分在所述第一绝缘物层上；