[发明专利]半导体结构的形成方法

说明书

本发明提供一种半导体结构的形成方法，包括：形成基底，所述基底包括第一晶体管区和第二晶体管区；在所述基底上形成功函数层；对第一晶体管区基底上的功函数层进行氧化处理，形成氧化层；在所述氧化层和功函数层上形成抗反射涂层；刻蚀去除所述氧化层上的抗反射涂层；去除所述氧化层；去除第二晶体管区功函数层上的抗反射涂层。所述形成方法能够降低对半导体基底的损伤。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体技术的不断进步，半导体器件的集成度不断提高。半导体器件集成度的提高要求半导体器件的特征尺寸相应减小。半导体器件特征尺寸的缩小给半导体工艺提出了更高的要求。

特别是随着鳍式场效应晶体管以及金属氧化物晶体管的出现，半导体器件的集成度进一步提高，栅介质层和鳍部尺寸对晶体管性能的影响更加显著。因此，半导体器件对栅介质层和鳍部尺寸的要求也越来越高。这对刻蚀工艺也提出了较高的要求。

干法刻蚀具有很好的线宽控制，在半导体工艺中被广泛应用。等离子体干法刻蚀是指等离子体在强电场的作用下，通过溅射刻蚀作用去除未被保护的硅片表面材料的工艺。然而，在离子体干法刻蚀的过程中，包含带能离子、电子和激发分子的等离子体可引起对硅片上的其他半导体结构的损伤，例如对鳍部顶部和栅介质层的损伤。从而影响栅介质层和鳍部的尺寸，降低晶体管性能。

由此可见，半导体结构的形成方法存在容易损伤栅介质层和鳍部的缺点。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，能够降低对栅介质层或半导体基底的损伤。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一晶体管区和第二晶体管区；在所述基底上形成功函数层；对第一晶体管区基底上的功函数层进行氧化处理，形成氧化层；在所述氧化层和功函数层上形成抗反射涂层；刻蚀去除所述氧化层上的抗反射涂层；在去除所述氧化层上的抗反射涂层之后，去除所述氧化层；在去除所述氧化层上的抗反射涂层之后，去除第二晶体管区功函数层上的抗反射涂层。

可选的，所述第一晶体管区用于形成NMOS晶体管，所述第二晶体管区用于形成PMOS晶体管。

可选的，所述功函数层的材料为氮化钛或氮化钽。

可选的，所述氧化层的材料为氮氧化钛或氮氧化钽。

可选的，所述对第一晶体管区的功函数层进行氧化处理的步骤包括：在所述第二晶体管区功函数层上形成光刻胶；形成所述光刻胶之后，进行氧化处理。

可选的，所述氧化处理的工艺包括：微波催化氧化工艺、热氧化工艺或化学氧化工艺。

可选的，所述氧化处理的工艺参数包括：反应气体包括氧气、氮气或两者的组合。

可选的，通过微波催化氧化形成所述氧化层的工艺参数包括：氧气的流量为100sccm～3000sccm；氮气的流量为100sccm～3000sccm；气体压强为0.9mTorr～3Torr，微波辐射功率为900W～2700W。

可选的，所述抗反射涂层的材料为有机材料。

可选的，所述功函数层的厚度为20埃～30埃。

可选的，所述氧化层的厚度为20埃～30埃。

可选的，去除所述氧化层上的抗反射涂层的工艺包括干法刻蚀。

可选的，去除所述氧化层的工艺为干法刻蚀或湿法刻蚀。

可选的，通过干法刻蚀去除所述氧化层的工艺参数包括：刻蚀气体包括：SiF₄或CF₄。