[发明专利]半导体模块

说明书

相关申请的交叉引用

本申请要求2015年12月7日提交的申请号为10-2015-0172956的韩国专利申请的优先权，其全部内容通过引用整体合并于此。

技术领域

本公开的实施例总体涉及一种被配置用于降低信号的加载时间的半导体模块。

背景技术

诸如计算机系统或通信系统的电子系统可以包括用于将数据储存在其中的多个半导体模块。双列直插存储器模块(DIMM)已经被开发出来，并被广泛用作数据收发器。每个DIMM可以包括多个芯片，且所述多个芯片可以安装在衬底的两个表面上以增大DIMM的集成度。布置在衬底的每个表面上的输入/输出(I/O)焊盘可以电隔离，且数据可以经由I/O焊盘来传输。此外，包括寄存器时钟驱动器(RCD)的寄存式DIMM(RDIMM)被广泛用来降低外部信号(诸如数据、时钟信号、命令和地址)的加载时间。RCD可以储存外部信号，以及将储存的外部信号输出给包括在RDIMM中的半导体芯片。

一般而言，存储器模块可以设计有连接至同一地址和数据总线的两组或更多独立组的芯片(例如，DRAM芯片)，且每组芯片可以被称作排(rank)。即，每排的芯片可以同时地操作。根据每个半导体模块中包括的排的数量，半导体模块通常可以分为单排半导体模块或“N”排半导体模块(其中，“N”表示等于或大于2的自然数)。在单排半导体模块中，单排半导体模块所包括的全部半导体芯片可以同时地操作。在“N”排半导体模块中，N个排可以独立操作，而每排中包括的全部半导体芯片可以同时地操作。

附图说明

图1是图示根据一个实施例的包括在半导体模块中的芯片的示例代表的框图。

图2和图3是图示包括图1中所示的芯片的半导体模块的示例代表的框图。

图4是图示根据一个实施例的包括在半导体模块中的芯片的示例代表的框图。

图5是图示包括图4中所示的芯片的半导体模块的示例代表的框图。

图6是图示根据一个实施例的包括在半导体模块中的芯片的示例代表的框图。

图7是图示根据一个实施例的包括在半导体模块中的芯片的示例代表的框图。

图8是图示包括图6和图7中所示的芯片的半导体模块的示例代表的框图。

图9是图示根据一个实施例的包括在半导体模块中的芯片的示例代表的框图。

图10是图示根据一个实施例的包括在半导体模块中的芯片的示例代表的框图。

图11和图12图示了布置在包括图9和图10中所示的芯片的半导体模块中的内部互连线的配置的示例代表。

图13是图示包括图1至图12中所示的半导体模块中的至少一种的电子系统的配置的示例代表的框图。

具体实施方式

各种实施例可以针对半导体模块。

根据一个实施例，一种半导体模块可以包括第一芯片和第二芯片。第一芯片可以对外部信号进行缓冲以产生传输信号。第一芯片可以对传输信号进行缓冲以产生用于执行第一存储单元的内部操作的第一内部信号。第二芯片可以对传输信号进行缓冲以产生用于执行第二存储单元的内部操作的第二内部信号。

根据一个实施例，一种半导体模块可以包括第一芯片和第二芯片。第一芯片可以对外部信号进行缓冲以产生用于执行第一存储单元的内部操作的第一内部信号。第一芯片可以对第一内部信号进行缓冲以产生第一传输信号。第二芯片可以对第一传输信号进行缓冲以产生用于执行第二存储单元的内部操作的第二内部信号。

根据一个实施例，一种半导体模块可以包括第一芯片和第二芯片。第一芯片可以对第一外部信号进行缓冲以产生第一传输信号，从第一传输信号产生第一内部信号，从第二传输信号产生第二内部信号，以及接收第一内部信号和第二内部信号以产生第一选中信号和第二选中信号，第一选中信号和第二选中信号可以被锁存以执行第一存储单元的内部操作。第二芯片可以对第二外部信号进行缓冲以产生第二传输信号，从第二传输信号产生第三内部信号，从第一传输信号产生第四内部信号，以及接收第三内部信号和第四内部信号以产生第三选中信号和第四选中信号，第三选中信号和第四选中信号可以被锁存以执行第二存储单元的内部操作。