[发明专利]半导体模块

权利要求书

1.一种半导体模块，包括：

第一芯片，被配置为对外部信号进行缓冲以产生传输信号，以及被配置为对传输信号进行缓冲以产生用于执行第一存储单元的内部操作的第一内部信号；以及

第二芯片，被配置为对传输信号进行缓冲以产生用于执行第二存储单元的内部操作的第二内部信号。

2.如权利要求1所述的半导体模块，其中，外部信号包括用于访问第一存储单元和第二存储单元的地址信息以及用于执行第一存储单元的内部操作和第二存储单元的内部操作的命令信息。

3.如权利要求1所述的半导体模块，其中，第一芯片包括：

输入/输出I/O缓冲器，被配置为基于缓冲器使能信号而对外部信号进行缓冲以产生并输出传输信号；以及

输入缓冲器，被配置为对传输信号进行缓冲以产生第一内部信号。

4.如权利要求3所述的半导体模块，其中，第一芯片还包括锁存器电路，所述锁存器电路被配置为锁存第一内部信号以及被配置为基于内部命令而从第一内部信号提取地址和锁存命令。

5.如权利要求4所述的半导体模块，其中，第一芯片还包括：

命令解码器，被配置为对锁存命令进行解码以产生内部命令；以及

地址解码器，被配置为对地址进行解码以访问第一存储单元。

6.如权利要求1所述的半导体模块，其中，第二芯片包括输入缓冲器，所述输入缓冲器被配置为对传输信号进行缓冲以产生第二内部信号。

7.如权利要求6所述的半导体模块，其中，第二芯片还包括锁存器电路，所述锁存器电路被配置为锁存第二内部信号以及被配置为基于内部命令而从第二内部信号提取地址和锁存命令。

8.一种半导体模块，包括：

第一芯片，被配置为对外部信号进行缓冲以产生用于执行第一存储单元的内部操作的第一内部信号，以及被配置为对第一内部信号进行缓冲以产生第一传输信号；以及

第二芯片，被配置为对第一传输信号进行缓冲以产生用于执行第二存储单元的内部操作的第二内部信号。

9.如权利要求8所述的半导体模块，其中，外部信号包括用于访问第一存储单元和第二存储单元的地址信息以及用于执行第一存储单元的内部操作和第二存储单元的内部操作的命令信息。

10.如权利要求8所述的半导体模块，其中，第一芯片包括：

输入缓冲器，被配置为对外部信号进行缓冲以产生第一内部信号；以及

输出缓冲器，被配置为对第一内部信号进行缓冲以产生并输出第一传输信号。

11.如权利要求10所述的半导体模块，其中，第一芯片还包括：

延迟电路，被配置为基于延迟使能信号而延迟第一内部信号以产生延迟信号；以及

锁存器电路，被配置为锁存延迟信号以及被配置为基于内部命令而从第一内部信号提取地址和锁存命令。

12.如权利要求11所述的半导体模块，其中，第一芯片还包括：

命令解码器，被配置为对锁存命令进行解码以产生内部命令；以及

地址解码器，被配置为对地址进行解码以访问第一存储单元。

13.如权利要求8所述的半导体模块，其中，第二芯片包括：

输入缓冲器，被配置为对第一传输信号进行缓冲以产生第二内部信号；以及

输出缓冲器，被配置为对第二内部信号进行缓冲以产生第二传输信号。

14.一种半导体模块，包括：

第一芯片，被配置为对第一外部信号进行缓冲以产生第一传输信号，被配置为从第一传输信号产生第一内部信号，被配置为从第二传输信号产生第二内部信号，以及被配置为接收第一内部信号和第二内部信号以产生第一选中信号和第二选中信号，所述第一选中信号和第二选中信号被锁存以执行第一存储单元的内部操作；以及

第二芯片，被配置为对第二外部信号进行缓冲以产生第二传输信号，被配置为从第二传输信号产生第三内部信号，被配置为从第一传输信号产生第四内部信号，以及被配置为接收第三内部信号和第四内部信号以产生第三选中信号和第四选中信号，所述第三选中信号和第四选中信号被锁存以执行第二存储单元的内部操作。