[发明专利]一种低压差线性稳压器的过流保护电路

说明书

技术领域

本发明涉及低压差线性稳压器领域，尤其是一种低压差线性稳压器的过流保护电路。

背景技术

随着集成电路的飞速发展，电源及电源管理芯片的市场越来越广阔。低压差线性稳压器作为电源管理的一种结构，占据市场重要的一席。作为低压差线性稳压器中核心器件的功率管，具有较弱的承受短时过载的能力。当工作中因过流而使功率管内能量聚集时，极易引起雪崩击穿并损坏器件。因此在实际应用中需要设计过流保护电路，确保功率器件可靠、稳定地工作。由于低压差线性稳压器一般用于便携式电子产品的供电系统中，所以要求低压差线性稳压器的功耗必须足够小才能延长供电时间。作为嵌入功能电路中的过流保护电路，除了提供可靠的电路保护功能，其附加的功耗也必须尽量小。

在以PMOS为功率管的低压差线性稳压器中，常见的过流保护电路是利用一个采样管以一定比例采样功率管上的电流，将该采样电流与电阻相乘得到一个与输出电流成正比的电压，然后将该电压与基准电压做比较，通过逻辑电路控制功率管的栅极，减小功率管的栅极-源极电压Vgs，从而将功率管的输出电流限制在某个值。

参考图1，图1为一种典型的低压差线性稳压器过流保护电路。稳压器的PMOS功率管M1的源极接输入电压VIN，漏极接输出电压VOUT，栅极和PMOS采样管M2的栅极接共同的驱动电压Vdrive，PMOS管M3和M4接成电流镜结构，保证PMOS功率管M1和PMOS采样管M2的漏极-源极电压Vds相等，从而保证采样电流的高精度。电流源I1为PMOS管M3提供偏置电流，电阻R1与采样电流的乘积通过比较器与基准电压VREF做比较，再经过逻辑电路控制Vdrive。当输出电流大于一定值时，将Vdrive拉高，从而实现过流保护功能。该方法中采样电流与输出电流成正比，且全部经过采样电阻R1流到芯片地，因此随着输出电流增大，芯片地端的静态电流也增大，增加了芯片的静态功耗。

发明内容

为了解决上述技术问题，本发明的目的是提供一种利用电流比较实现过流保护的低压差线性稳压器的过流保护电路，所述过流保护电路可以降低芯片的静态功耗。

本发明所采用的技术方案是：一种低压差线性稳压器的过流保护电路，与低压差线性稳压器相连接并对其进行过流保护，所述的低压差线性稳压器包括电压输入端、源极与电压输入端相连接的功率管、与功率管的栅极相连接的驱动电压端、与功率管的漏极相连接的电压输出端，

所述低压差线性稳压器的过流保护电路包括栅极与功率管的栅极、漏极与功率管的漏极分别相连接的采样管,第一输入端与电压输入端相连接、第二输入端与采样管的源极相连接的电流比较电路，输入端与电流比较电路的输出端相连接的过流保护执行电路，过流保护执行电路的输出端与驱动电压端相连接。

进一步地，所述电流比较电路包括第一电阻、第二电阻、第一PNP管、第二PNP管、为所述第一PNP管和第二PNP管提供1:1的偏置电流的偏置电流电路，所述第一电阻的上端与第二电阻的上端相连接，所述第二电阻的上端作为电流比较电路的第一输入端，所述第一电阻的下端作为电流比较电路的第二输入端，所述第一电阻的下端与第一PNP管的发射极相连接，所述第一PNP管的基极与第二PNP管的基极相连接，所述第一PNP管的基极与集电极相连接，所述第二PNP管的发射极与第二电阻的下端连接，所述第二PNP管的集电极作为电流比较电路的输出端，所述偏置电流电路的第一输出端与第一PNP管的集电极连接，所述偏置电流电路的第二输出端与第二PNP管的集电极连接。

进一步地，所述过流保护执行电路包括第一偏置电流端、栅极与第二PNP管的集电极相连接的第一NMOS管、第二NMOS管、第一PMOS管、发射极与驱动电压端相连接的第一NPN管，所述第一NMOS管的漏极与第一偏置电流端相连接，所述第一NMOS管的源极与第二NMOS管的源极相连接，所述第二NMOS管的栅极与第一NMOS管的漏极相连接，所述第二NMOS管的栅极与第一PMOS管的栅极相连接，所述第二NMOS管的漏极与第一PMOS管的漏极相连接，所述第二NMOS管的漏极与第一NPN管的基极相连接，所述第一NPN管的集电极与第一PMOS管的源极相连接，所述第一PMOS管的源极与电压输入端相连接。