[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：提供半导体衬底，在半导体衬底的表面上形成有第一介电层，在第一介电层上形成图案化的掩膜层；形成位于所述半导体衬底中的深沟槽；在深沟槽的底部和侧壁上形成第二介电层；沉积形成第一多晶硅层填充所述深沟槽；进行第一回蚀刻以蚀刻去除部分第一多晶硅层，其中，剩余的第一多晶硅层的顶面高于第一介电层的顶面，并低于掩膜层的顶面；去除掩膜层；进行第二回蚀刻以蚀刻去除所述第一多晶硅层；形成深沟槽电容的顶极板。根据本发明的方法，可以有效避免掩膜层去除过程中对于深沟槽外侧的其他的与掩膜层具有相同材质的膜层或材料的蚀刻损伤，扩大了掩膜层去除工艺的窗口。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体技术领域中，图像传感器是一种能将光学图像转换成电信号的半导体器件。图像传感器大体上可以分为电荷耦合元件(CCD)和互补金属氧化物半导体图像传感器(CMOS Image Sensor，简称CIS)。CCD图像传感器的优点是对图像敏感度较高，噪声小，但是CCD图像传感器与其他器件的集成比较困难，而且CCD图像传感器的功耗较高。相比之下，CMOS图像传感器由于具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点而逐渐取代CCD的地位。目前CMOS图像传感器被广泛应用于数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等领域之中。

3D CIS技术是在目前CIS技术基础上，将两片晶圆键合的技术，一片晶圆上制作有CIS芯片，另一片晶圆上制作有数据处理芯片，然后将两片晶圆键合在一起，来形成3D CIS芯片。这种制作方式的优势在于芯片不仅像素尺寸更小，而且数据处理更快。

目前3D CIS器件中往往需要使用高密度的电容，而用户对于电容的要求越来越高，要求其每个电容的电容量高于500fF，为了满足电容量的需求，深沟槽(Deep trench，简称DT)电容器被用于3D CIS器件。

然而，在常规的深沟槽电容器的制作过程中，往往包括氧化硅蚀刻的制程，在进行氧化硅蚀刻制程时，很容易对深沟槽电容器外侧的浅沟槽隔离结构中填充的氧化硅造成蚀刻损伤，进而影响器件的性能和良率。

因此，鉴于上述问题的存在，有必要提出一种新的半导体器件的制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供一种半导体器件的制造方法，所述方法包括：

提供半导体衬底，在所述半导体衬底的表面上形成有第一介电层，在所述第一介电层上形成图案化的掩膜层；

以所述图案化的掩膜层为掩膜，依次蚀刻所述第一介电层和所述部分所述半导体衬底，以形成位于所述半导体衬底中的深沟槽；

在所述深沟槽的底部和侧壁上形成第二介电层；

沉积形成第一多晶硅层填充所述深沟槽，并溢出到所述掩膜层的表面上；

进行第一回蚀刻以蚀刻去除部分所述第一多晶硅层，其中，剩余的所述第一多晶硅层的顶面高于所述第一介电层的顶面，并低于所述掩膜层的顶面；

去除所述掩膜层；

进行第二回蚀刻以蚀刻去除部分所述第一多晶硅层，使剩余的所述第一多晶硅层的顶面低于所述第一介电层的顶面；

在所述第一多晶硅层的顶面上和所述第一介电层的顶面上形成顶极板材料层；