[发明专利]一种半导体器件的制造方法有效

专利信息
申请号: 201610348962.5 申请日: 2016-05-24
公开(公告)号: CN107425018B 公开(公告)日: 2020-06-02
发明(设计)人: 唐文涛;王冲;包德君;王明军 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
主分类号: H01L27/146 分类号: H01L27/146
代理公司: 北京市磐华律师事务所 11336 代理人: 董巍;高伟
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 半导体器件 制造 方法
【权利要求书】:

1.一种半导体器件的制造方法,其特征在于,所述方法包括:

提供半导体衬底,在所述半导体衬底的表面上形成有第一介电层,在所述第一介电层上形成图案化的掩膜层;

以所述图案化的掩膜层为掩膜,依次蚀刻所述第一介电层和部分所述半导体衬底,以形成位于所述半导体衬底中的深沟槽;

在所述深沟槽的底部和侧壁上形成第二介电层;

形成第二介电层之后,沉积形成第一多晶硅层填充所述深沟槽,并溢出到所述掩膜层的表面上;

进行第一回蚀刻以蚀刻去除部分所述第一多晶硅层,其中,剩余的所述第一多晶硅层的顶面高于所述第一介电层的顶面,并低于所述掩膜层的顶面;

去除所述掩膜层之后,进行第二回蚀刻以蚀刻去除部分所述第一多晶硅层,使剩余的所述第一多晶硅层的顶面低于所述第一介电层的顶面;

进行第二回蚀刻之后,在所述第一多晶硅层的顶面上和所述第一介电层的顶面上形成顶极板材料层;

图案化所述顶极板材料层和所述第一介电层,以形成深沟槽电容的顶极板,其中,所述顶极板位于所述第一多晶硅层上且还延伸至第一多晶硅层侧部的部分半导体衬底上,第一多晶硅层和半导体衬底表面之间具有第一介电层。

2.如权利要求1所述的制造方法,其特征在于,在形成所述第一介电层之前,在所述深沟槽的一侧的所述半导体衬底中还形成有浅沟槽隔离结构。

3.如权利要求2所述的制造方法,其特征在于,所述浅沟槽隔离结构位于所述深沟槽电容的顶极板的一侧。

4.如权利要求1所述的制造方法,其特征在于,所述第一介电层包括自下而上层叠的氧化物层和氮化物层。

5.如权利要求1所述的制造方法,其特征在于,所述第二介电层包括依次形成的氧化物层和氮化物层。

6.如权利要求5所述的制造方法,其特征在于,所述氧化物层为原位水蒸气氧化形成的氧化硅。

7.如权利要求1所述的制造方法,其特征在于,所述掩膜层为硬掩膜材料。

8.如权利要求7所述的制造方法,其特征在于,所述硬掩膜材料为氧化硅。

9.如权利要求1所述的制造方法,其特征在于,所述顶极板材料层的材料为多晶硅。

10.如权利要求1所述的制造方法,其特征在于,在形成所述顶极板之后,还包括形成与作为所述深沟槽电容的底极板的部分所述半导体衬底相电连接的导电插塞,以及与所述导电插塞电连接的互连金属层的步骤。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201610348962.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top