[发明专利]移位寄存器单元、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：

第一输入模块，用于响应一第一输入信号将一第一顺序扫描信号提供第一节点，以及响应一第一复位信号将一第二顺序扫描信号提供至所述第一节点；

第一输出模块，用于响应所述第一节点的信号将一第一时钟信号提供至第一输出端；

第一下拉模块，用于响应一第二节点的信号将一下拉信号提供至所述第一节点以及所述第一输出端；

第二下拉模块，用于响应所述第一节点的信号将所述下拉信号提供至所述第二节点以及一第三节点；

第三下拉模块，用于响应一第四节点的信号将所述下拉信号提供至所述第二节点以及第三节点；

第四下拉模块，用于响应一第五节点的信号将所述下拉信号提供至所述第一节点以及所述第一输出端；

第一充电模块，用于响应所述第三节点的信号将一第一充电信号提供至所述第二节点；

第二输入模块，用于响应一第二输入信号将所述第一顺序扫描信号提供所述第四节点，以及响应一第二复位信号将所述第二顺序扫描信号提供至所述第四节点；

第二输出模块，用于响应所述第四节点的信号将一第二时钟信号提供至第二输出端；

第五下拉模块，用于响应所述第五节点的信号将所述下拉信号提供至所述第四节点以及所述第二输出端；

第六下拉模块，用于响应所述第四节点的信号将所述下拉信号提供至所述第五节点以及一第六节点；

第七下拉模块，用于响应所述第一节点的信号将所述下拉信号提供至所述第五节点以及第六节点；

第八下拉模块，用于响应所述第二节点的信号将所述下拉信号提供至所述第四节点以及所述第二输出端；

第二充电模块，用于响应所述第六节点的信号将一第二充电信号提供至所述第五节点，所述第二充电信号与所述第一充电信号互补。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：

第九下拉模块，用于响应一第三时钟信号将所述下拉信号提供至所述第一输出端；所述第三时钟信号与所述第一时钟信号互补；

第十下拉模块，用于响应一第四时钟信号将所述下拉信号提供至所述第二输出端；所述第四时钟信号与所述第二时钟信号互补。

3.根据权利要求2所述的移位寄存器单元，其特征在于，其中：

所述第一输入模块包括：

第一晶体管，所述第一晶体管的控制端接收所述第一输入信号，所述第一晶体管的第一端接收所述第一顺序扫描信号，所述第一晶体管的第二端与所述第一节点连接；

第二晶体管，所述第二晶体管的控制端接收所述第一复位信号，所述第二晶体管的第一端接收所述第二顺序扫描信号，所述第二晶体管的第二端与所述第一节点连接；

所述第二输入模块包括：

第十五晶体管，所述第十五晶体管的控制端接收所述第二输入信号，所述第十五晶体管的第一端接收所述第一顺序扫描信号，所述第十五晶体管的第二端与所述第四节点连接；

第十六晶体管，所述第十六晶体管的控制端接收所述第二复位信号，所述第十六晶体管的第一端接收所述第二顺序扫描信号，所述第十六晶体管的第二端与所述第四节点连接。

4.根据权利要求2所述的移位寄存器单元，其特征在于，其中：

所述第一输出模块包括：

第三晶体管，所述第三晶体管的控制端与所述第一节点连接，所述第三晶体管的第一端接收所述第一时钟信号，所述第三晶体管的第二端与所述第一输出端连接；

第一电容，连接于所述第一节点和所述第一输出端之间；

所述第二输出模块包括：

第十七晶体管，所述第十七晶体管的控制端与所述第四节点连接，所述第十七晶体管的第一端接收所述第二时钟信号，所述第十七晶体管的第二端与所述第二输出端连接；

第二电容，连接于所述第四节点和所述第二输出端之间。