[发明专利]一种半导体场效应晶体管及其制作方法在审
申请号: | 201610322620.6 | 申请日: | 2016-05-16 |
公开(公告)号: | CN107393824A | 公开(公告)日: | 2017-11-24 |
发明(设计)人: | 李理;马万里;赵圣哲 | 申请(专利权)人: | 北大方正集团有限公司;深圳方正微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/423 |
代理公司: | 北京银龙知识产权代理有限公司11243 | 代理人: | 许静,安利霞 |
地址: | 100871 北京市海淀*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体 场效应 晶体管 及其 制作方法 | ||
技术领域
本发明涉及半导体芯片制造工艺技术领域,特别涉及一种半导体场效应晶体管及其制作方法。
背景技术
垂直双扩散金属氧化物半导体场效应晶体管(VDMOS)的漏源两极分别在器件的两侧,使电流在器件内部垂直流通,增加了电流密度,改善了额定电流,单位面积的导通电阻也较小,是一种用途非常广泛的功率器件。VDMOS的最重要的性能参数就是工作损耗,工作损耗可以分为导通损耗,截止损耗和开关损耗三部分。其中导通损耗由导通电阻决定,截止损耗受反向漏电极电流大小影响,开关损耗是指器件开关过程中寄生电容充放电带来的损耗。为了满足功率器件适应高频应用的要求,降低功率器件的开关损耗,提高器件的工作效率具有重要的意义。
功率器件的开关损耗大小由寄生电容大小决定,寄生电容可以分为栅源电容,栅漏电容和源漏电容三部分。其中,栅漏电容对器件的开关损耗影响最大,栅漏电容可以分为氧化层电容和耗尽层电容两部分,氧化层电容受栅氧厚度影响,耗尽层电容受工艺和器件结构影响较大。常规的VDMOS的器件结构如图1所示。
图1中,硅衬底1的上层覆盖N型外延层2,N型外延层2上覆盖有P型区域3,P型区域3上刻蚀有沟槽,沟槽的底面位于N型外延层2与P型区域3接触的下部,沟槽的内壁上设置有一层氧化硅4,沟槽中填充有多晶硅5,沟槽上方覆盖有介质材料6,介质材料6和P型区域3上方覆盖有金属材料7。此种结构的VDMOS会在N型外延层2上形成较大的栅漏电容,进而使得VDMOS的开关损耗较大。
发明内容
本发明要解决的技术问题是提供一种半导体场效应晶体管及其制作方法,用以解决现有的VDMOS器件的开关损耗,工作效率不高的问题。
为了解决上述技术问题,本发明实施例提供一种半导体场效应晶体管的制作方法,包括:
在硅片的沟槽中形成第一氧化硅层;
在所述第一氧化硅层上覆盖第一多晶硅层,且所述第一多晶硅层填满所述沟槽;
对所述第一氧化硅层和所述第一多晶硅层进行刻蚀,保留预设深度的第一氧化硅层和第一多晶硅层;
在沟槽以及沟槽的外表面形成第二氧化硅层;
在所述第二氧化硅层包裹的沟槽中填充第二多晶硅层;
在硅片上填充介质及金属,形成半导体场效应晶体管。
进一步地,所述第一氧化硅层的厚度为0.1微米至1微米。
进一步地,所述在硅片的沟槽中形成第一氧化硅层的步骤具体为:
使用光刻胶作为掩膜,在硅片上进行刻蚀,形成沟槽,所述沟槽的底部位于所述硅片的N型外延层中;
进行热氧化,在所述沟槽的侧壁以及底部生成第一氧化硅层。
进一步地,在硅片上进行刻蚀的刻蚀方法包括:干法刻蚀和/或湿法刻蚀。
进一步地,所述第一氧化硅层覆盖在所述沟槽的外表面。
进一步地,所述对所述第一氧化硅层和所述第一多晶硅层进行刻蚀,保留预设深度的第一氧化硅层和第一多晶硅层的步骤具体为:
利用干法刻蚀去除位于硅片的P型外延层中的沟槽内的第一氧化硅层和第一多晶硅层,保留位于N型外延层中的沟槽内的第一氧化硅层和第一多晶硅层。
进一步地,所述第二氧化硅层的厚度为0.01微米至0.1微米。
进一步地,所述在沟槽以及沟槽的外表面形成第二氧化硅层的步骤具体为:
在所述沟槽中形成覆盖所述第一氧化硅层和第一多晶硅层的第二氧化硅层、且在所述沟槽的侧壁以及外表面也形成有第二氧化硅层。
进一步地,所述在所述第二氧化硅层包裹的沟槽中填充第二多晶硅层的步 骤具体为:
在所述沟槽的外表面以及侧壁的第二氧化硅层上覆盖第二多晶硅层,且所述第二多晶硅层填满整个沟槽;
刻蚀去除位于沟槽的外表面的第二多晶硅层。
进一步地,所述在硅片上填充介质及金属,形成半导体场效应晶体管的步骤具体为:
在硅片上进行介质填充与刻蚀以及金属的填充,得到半导体场效应晶体管。
本发明实施例提供一种半导体场效应晶体管,包括:
硅片,所述硅片包括:硅衬底、覆盖在硅衬底上方的N型外延层以及覆盖在N型外延层上方的P型外延层;
所述硅片上设置有至少一个沟槽,且所述沟槽的开口端位于P型外延层表面,所述沟槽的底部位于N型外延层中;
覆盖在所述N型外延层中的沟槽的侧壁和底部上的第一氧化硅层;
覆盖在所述第一氧化硅层上的第一多晶硅层,且所述第一多晶硅层将所述N型外延层中的沟槽填满;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司,未经北大方正集团有限公司;深圳方正微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610322620.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:应用于高频三极管中L型侧墙的制作方法
- 下一篇:半导体器件及其形成方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造