[发明专利]电子封装件及基板结构

说明书

技术领域

本发明有关一种半导体封装制程，尤指一种能提高产品良率的电子封装件及其基板结构。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术繁多，例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi-Chip Module，简称MCM)等覆晶型封装模组、或将芯片立体堆迭化整合为三维积体电路(3D IC)芯片堆迭模组。

图1为悉知3D IC式半导体封装件1的剖面示意图。如图1所示，将一半导体芯片13通过多个焊锡凸块130设于一硅中介板(Through Silicon interposer，简称TSI)12上，其中，该硅中介板12具有多个导电硅穿孔(Through-silicon via，简称TSV)120及形成于该导电硅穿孔120上并电性连接该些焊锡凸块130的线路重布层(Redistribution layer，简称RDL)121，以令该硅中介板12通过该些导电硅穿孔120与多个导电元件110结合至一封装基板11上，且以底胶10’包覆该些导电元件110与该些焊锡凸块130，并以封装胶体10包覆该半导体芯片13与该硅中介板12。

然而，悉知半导体封装件1中，于温度循环(temperature cycle)或应力变化时，如通过回焊炉、或经历落摔等制程或测试时，该半导体芯片13及该硅中介板12会因热膨胀系数(Coefficient of thermal expansion，简称CTE)不匹配(mismatch)而与该封装胶体10或底胶10’分离，即产生脱层(delaminating)问题，造成该硅中介板12无法有效电性连接该半导体芯片13或无法通过可靠度测试，致使产品的良率不佳。

因此，如何克服上述悉知技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述悉知技术的种种缺失，本发明提供一种电子封装件及基板结构，由此避免发生脱层

本发明的基板结构包括：一基板，其具有多个导电体；以及至少一容置空间，其形成于该基板表面上且未贯穿该基板。

前述的基板结构中，该基板为半导体板材或陶瓷板材。

前述的基板结构中，该基板具有相对的第一表面与第二表面、及邻接该第一与第二表面的侧面，且该容置空间形成于该第一表面、第二表面及侧面的至少其中一者上。

前述的基板结构中，该基板具有至少一角落，以令该容置空间设于该角落位置。

前述的基板结构中，该导电体为线路层、导电柱或导电凸块所组群组的其中一者。

前述的基板结构中，该容置空间的开口宽度大于3μm。

前述的基板结构中，该容置空间的形式为开口宽度大而内部空间宽度小；或者，该容置空间的形式为开口宽度小而内部空间宽度大。

本发明还提供一种电子封装件，包括：至少一第一基板，其具有多个第一导电体；至少一第二基板，其结合该第一基板并具有多个第二导电体；至少一容置空间，其形成于该第一基板或该第二基板表面上且未贯穿该第一基板或该第二基板；以及封装体，其形成于该第一基板上且填充于该容置空间中。

前述的电子封装件中，该第一基板为半导体板材或陶瓷板材。该第二基板为半导体板材或陶瓷板材。

前述的电子封装件中，该第一基板具有相对的第一表面与第二表面、及邻接该第一与第二表面的侧面，且该容置空间形成于该第一表面、第二表面及侧面的至少其中一者上。该第二基板具有相对的第三表面与第四表面、及邻接该第三与第四表面的侧面，且该容置空间形成于该第三表面、第四表面及侧面的至少其中一者上。

前述的电子封装件中，该第一基板具有至少一角落，以令该容置空间设于该角落位置。该第二基板具有至少一角落，以令该容置空间设于该角落位置。

前述的电子封装件中，该第一及第二导电体为线路层、导电柱或导电凸块所组群组的其中一者。

前述的电子封装件中，该第一导电体电性连接该第二导电体。

前述的电子封装件中，该容置空间的开口宽度大于该封装体的填充物的颗粒尺寸。例如，该容置空间的开口宽度大于3μm。

前述的电子封装件中，该容置空间的形式为开口宽度大而内部空间宽度小；或者，该容置空间的形式为开口宽度小而内部空间宽度大。

前述的电子封装件中，该封装体还覆盖该第一基板及/或第二基板。