[发明专利]一种半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法，涉及半导体技术领域。包括：提供第一衬底，在第一衬底的第一表面一侧形成包括晶体管和第一互连结构的射频前端器件，以及位于晶体管外侧的第二互连结构；提供第二衬底，通过键合工艺将第二衬底与所述第一衬底的形成有所述射频前端器件的一侧相接合；从所述第一衬底的与所述第一表面相对的第二表面一侧对所述第一衬底进行减薄处理至第一衬底厚度；在减薄至第一衬底厚度的第一衬底的第二表面形成背面介电层；第一衬底厚度在所述晶体管最小特征尺寸的0.01倍以上及晶体管最大特征尺寸的10倍以下。根据本发明的制造方法，通过对体硅衬底进行减薄，提高了CMOS器件的射频性能。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

随着CMOS性能的提升以及在无线通信芯片整合趋势的引领下，射频(RF)CMOS制程不仅是学界研究的热门课题，也引起了业界的关注。RF CMOS制程最大的优点在于可以将射频、基频与存储器等组件集成在一起的高整合度，并同时降低组件成本。

RF CMOS工艺一般有可分为两大类：体硅CMOS工艺和绝缘体上硅(SOI)CMOS工艺。其中，体硅CMOS工艺具有相对SOI CMOS工艺更低的成本，然而，传统体硅CMOS工艺中，由于衬底的影响，使得器件的射频特性降低很多。

因此，为解决上述技术问题，有必要提出一种新的半导体器件及其制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制造方法，所述方法包括：

提供第一衬底，在所述第一衬底的第一表面一侧形成包括多个晶体管和第一互连结构的射频前端器件，以及位于所述晶体管外侧的第二互连结构；

提供第二衬底，通过键合工艺将所述第二衬底与所述第一衬底的形成有所述射频前端器件的一侧相接合；

从所述第一衬底的与所述第一表面相对的第二表面一侧对所述第一衬底进行减薄处理至第一衬底厚度；

在减薄至所述第一衬底厚度的第一衬底的第二表面形成背面介电层；

其中,所述第一衬底厚度在所述晶体管最小特征尺寸的0.01倍以上及所述晶体管最大特征尺寸的10倍以下。

进一步，在所述第一衬底的第一表面一侧、所述晶体管的两侧的所述第一衬底中形成有浅沟槽隔离结构。

进一步，所述减薄处理停止于所述浅沟槽隔离结构上。

进一步，在形成所述背面介电层之后，还包括以下步骤：

在所述第一衬底的所述第二表面一侧形成与所述第二互连结构的底部金属层电连接的通孔结构；

在所述第一衬底的部分所述第二表面上形成焊盘，所述焊盘与所述通孔结构电连接。

进一步，在形成所述焊盘之后，还包括步骤：

形成覆盖所述第一衬底的所述第二表面但暴露出所述焊盘的打线区的钝化层。

进一步，所述第一衬底为体硅衬底。

进一步，所述减薄处理的方法使用背部研磨工艺，化学机械抛光或者湿法刻蚀工艺中的一种或几种。

进一步，所述第一互连结构包括底部金属层、顶部金属层以及位于底部金属层和顶部金属层之间的中间金属层，在部分所述中间金属层上形成有金属-绝缘层-金属电容。