[发明专利]形成FINFET半导体装置的鳍片的方法及其半导体装置

说明书

技术领域

本揭露大体上关于集成电路的制作，而且，更尤指各种形成用于鳍式场效晶体管半导体装置的鳍片的方法以及其半导体装置。

背景技术

在诸如微处理器、储存装置及类似者等现代集成电路中，是在有限的芯片面积上提供非常大量的电路元件，特别是晶体管。晶体管有各种形状及形式，例如平面型晶体管、鳍式场效晶体管、纳米线装置等。此等晶体管一般是NMOS(NFET)或PMOS(PFET)型装置，其中“N”及“P”名称是基于产生装置的源极/漏极区所用的掺质类型。所谓的 CMOS(互补式金属氧化物半导体)技术或产品是指使用NMOS及PMOS 晶体管装置所制造的集成电路产品。不论晶体管装置是何种实体组构，各装置皆包含漏极与源极区、以及置于源极/漏极区上面及之间的栅极电极结构。对栅极电极施加适度控制电压时，漏极区与源极区之间便形成导电通道区。

图1是例示性先前技术集成电路产品100的透视图，此集成电路产品是在半导体衬底105上面形成。在这项实施例中，产品100包括五个例示性鳍片110、115、共用栅极结构120、侧壁间隔物125及栅极盖体130。产品100以共用栅极结构实施两个不同的鳍式场效晶体管装置(N型及P型)。栅极结构120一般包含一层绝缘材料(未分别表示)，例如一层高k绝缘材料或二氧化硅，以及一或多个导电材料层(例如：金属及/或多晶硅)，此一或多个导电材料层作用为产品100上的晶体管的栅极电极。鳍片110、115具有三维组构。鳍片110、115中被栅极结构120所包覆的部分界定产品100上的鳍式场效晶体管的通道区。隔离结构135是在鳍片110、115之间形成。鳍片110与第一类型(例如：N型)的晶体管装置相关联，而鳍片115与互补类型(例如： P型)的晶体管装置相关联。栅极结构120是由N型及P型晶体管共用，这是一种诸如静态随机存取记忆体(SRAM)胞元的常见记忆体产品组构。

一般而言，鳍片初始是在跨布衬底的规则性阵列中形成。若要界定不同晶体管装置，可调整鳍片的长度，并且可移除一些鳍片或鳍片的部分。举例而言，鳍片切割或“FC切割”程序涉及切割或移除鳍片位在FC切割掩膜中所界定的开口下方的部分。FC切割掩膜中的开口的长轴一般是朝与鳍片宽度平行的方向，也就是说，鳍片在FC切割程序期间遭受横切。与FC切割程序相比，鳍片也在所谓的主动区切割程序或“RX切割”程序中遭到切割。在RX切割程序中，鳍片待留下的部分是通过RX切割掩膜来保护或包覆。因此，在RX切割程序中，鳍片未受RX切割掩膜保护的部分遭到移除。举例而言，在RX切割程序期间， (未受RX切割掩膜包覆的)鳍节(fin segment)中有一或多个可予以移除(例如，介于鳍片110与鳍片115之间的区域中可移除一或多个鳍片)，这些鳍节是置于(由RX切割掩膜所包覆的)其它平行而置的鳍节之间。

在RX切割程序中，待移除鳍片部分上面的介电材料遭到移除而仅曝露待移除的下面鳍片部分的上表面。后续的等向性蚀刻程序移除经曝露的鳍片部分。等向性蚀刻程序是在鳍片间距小的情况下，用于避免与非等向性蚀刻程序相关联的对准问题。若要使用的是非等向性蚀刻，则对准误差可能导致留下不希望的鳍片部分或破坏其余鳍片。由于等向性蚀刻期间鳍片仅曝露顶端表面，所以蚀刻前端大致是从鳍片的经曝露顶端朝衬底垂直向下移动。

图2A至2C是装置200的截面图，其展示衬底210上面所界定的多个鳍片205。鳍片205可使用各种材料来界定，例如：硅、诸如硅锗等硅的合金、或其它半导电性材料。在图2A至2C中，截面是顺着与鳍片205的长轴垂直的方向取得(也就是说，顺着装置200的栅极宽度方向)。氧化物覆盖层215及氮化物覆盖层220(先前当作硬罩层用于图案化衬底210中的鳍片205)呈现于某些鳍片205的上面。衬垫 225、230可在鳍片205上面形成。介电层235可在鳍片205之间形成。

如图2A所示，覆盖层215、220及介电层235的一部分是选择性地从待于RX切割程序期间移除的鳍片205上面移除。覆盖层215、220 维持置于待保留的鳍片205上面。

图2B绘示进行等向性蚀刻程序以移除不再被覆盖层215、220所包覆的鳍片205，从而界定腾空区中的凹口240之后的装置200。