[发明专利]一种垂直双扩散MOS器件及其制作方法

说明书

本发明提供了一种垂直双扩散MOS器件及其制作方法，涉及半导体技术领域，用以解决现有技术在VDMOS器件的源极和漏极之间加压时，容易造成源漏之间漏电的问题。本发明实施例的制作方法包括：在N型衬底层的表面形成N型外延层；在所述N型外延层内形成第一P‑体区；在所述第一P‑体区内形成N+源区及包覆在所述N+源区周围的第二P‑体区，其中，所述N+源区的表面与所述N型外延层的表面持平。本发明实施例通过在N+源区的外围制作一个包围该N+源区的第二P‑体区，使得耗尽区不容易扩散开，大大降低了源漏之间穿通漏电的风险。

技术领域

本发明涉及半导体技术领域，特别是指一种垂直双扩散MOS器件及其制作方法。

背景技术

对于平面型垂直双扩散金属氧化物半导体场效应管(Vertical double diffusedmetal oxide semiconductor，VDMOS)器件，源漏之间加压时，P-体区一侧的耗尽区会向源极(N+)扩展，如图1中的虚线圈位置所示，当扩展区的距离不充分时，就容易造成源漏之间的穿通，产生源漏之间的漏电现象。如果将此距离加大，又会造成器件的尺寸增加，成本升高。

发明内容

本发明的目的在于提供一种垂直双扩散MOS器件及其制作方法，用以解决现有技术在VDMOS器件的源极和漏极之间加压时，容易造成源漏之间漏电的问题。

为了实现上述目的，本发明提供了一种垂直双扩散MOS器件的制作方法，包括：

在N型衬底层的表面形成N型外延层；

在所述N型外延层内形成第一P-体区；

在所述第一P-体区内形成N+源区及包覆在所述N+源区周围的第二P-体区，其中，所述N+源区的表面与所述N型外延层的表面持平。

其中，所述在所述N型外延层内形成第一P-体区的步骤包括：

在所述N型外延层的表面形成栅极氧化层；

在所述栅极氧化层的表面形成多晶硅层，并对所述多晶硅层进行刻蚀处理，形成位于所述栅极氧化层表面的多晶栅极；

在所述栅极氧化层的表面及所述多晶栅极的表面进行硼离子注入处理，形成位于所述N型外延层内的第一P-体区。

其中，所述在所述第一P-体区内形成N+源区及包覆在所述N+源区周围的第二P-体区的步骤包括：

在形成源区的光刻胶图形后，在所述多晶栅极的表面、所述栅极氧化层的表面及所述光刻胶图形的表面进行硼离子注入处理，在所述第一P-体区内形成第二P-体区；

在所述多晶栅极的表面、所述栅极氧化层的表面及所述光刻胶图形的表面进行砷离子注入，在所述第一P-体区内形成位于所述第二P-体区上方的N+源区，其中，所述N+源区的表面与所述N型外延层的表面持平；

去除光刻胶，并对所述第二P-体区进行驱入处理，形成包覆在所述N+源区周围的第二P-体区。

其中，在所述第一P-体区内形成N+源区及包覆在所述N+源区周围的第二P-体区的步骤之后，所述制作方法还包括：

在所述第一P-体区内、形成包覆所述第二P-体区的部分区域的P+深体区。

其中，所述在所述第一P-体区内、形成包覆所述第二P-体区的部分区域的P+深体区的步骤包括：

在所述多晶栅极的表面及所述栅极氧化层的表面形成氮化硅层，所述氮化硅层内形成有一凹槽；

在所述氮化硅层的表面进行硼离子注入处理，在所述第一P-体区内、形成包覆所述第二P-体区的部分区域的P+深体区，其中，所述P+深体区位于所述凹槽的下方。