[发明专利]基于标准CMOS工艺的耐高压线性稳压器

说明书

技术领域

本发明涉及涉及一种线性稳压器，尤其涉及一种基于标准CMOS工艺的耐高压线性稳压器。

背景技术

线性稳压器在芯片设计中经常被采用，用于将一个输入DC电压转换为另一个较低的输出DC电压，比如将5V转换为1.8V，来给多电源系统供电，如图1。在标准CMOS工艺上实现的传统线性稳压器，受到器件耐压的限制，只能承受5V电压输入。

很多应用中电源系统为9V或12V，无法直接给CMOS工艺制造的MCU等主控芯片供电，需要一颗额外的稳压芯片(如7805)将电压降低到5V，如图2，这样就增加整机的成本。

发明内容

针对上述问题，现提供一种旨在节约成本的的基于标准CMOS工艺的耐高压线性稳压器。

一种基于标准CMOS工艺的耐高压线性稳压器，包括：

预稳压器，根据输入电压，产生稳定电压，为带隙放大器供电；

带隙放大器，根据反馈信号，输出驱动信号；

驱动器，当接收到所述驱动信号，根据输入电压，产生输出电压；

反馈单元，根据所述输出电压，输出所述反馈信号；

所述驱动器包括N个标准CMOS工艺中的PMOS晶体管；

N个PMOS晶体管依次串联连接，带隙放大器对各个PMOS晶体管的栅极电压进行驱动控制，将输入电压均匀地分布到N个PMOS晶体管的源漏两端，每个PMOS晶体管所需承担的电压不至于让其损坏，N为大于1的正整数。

优选的，所述线性稳压器还包括栅极偏置电路；

所述栅极偏置电路，根据带隙放大器的驱动信号，为N个PMOS晶体管的栅极提供偏置电压。

优选的，所述栅极偏置电路包括PMOS晶体管MP0、N-1个稳压管、电流源I1和N个NMOS晶体管；

串联连接的N个PMOS晶体管中的第一个PMOS晶体管与PMOS晶体管MP0构成电流镜像偏置；N个PMOS晶体管中相连的两个PMOS晶体管的栅极之间分别串联一个稳压管；电流源I1为N-1个稳压管提供偏置电流；

N个NMOS晶体管依次串联连接，其中第一个NMOS晶体管的漏极与所述第一个PMOS晶体管的漏极和其栅极同时连接；

带隙放大器的驱动信号输入至串联的N个NMOS晶体管的第N个

NMOS晶体管的栅极。

优选的，所述NMOS晶体管增加一层DNW，兼容标准CMOS工艺。

优选的，所述预稳压器包括N个电阻和第N稳压管；

N个电阻依次串联连接，第一个电阻还用于接入输入电压，第N个电阻还用于与第N稳压管的阴极连接，第N稳压管的阳极接地。

优选的，串联的N个NMOS晶体管中前N-1个NMOS晶体管的栅极偏置电压分别从预稳压器的N个电阻中N-1个抽头上获得。

优选的，所述输入电压为15V，所述驱动器产生的输出电压为5V、3.3V或2.5V。

优选的，所述稳压管均用二极管连接的MOS晶体管实现。

上述技术方案的有益效果：

本发明将7805等专用线性稳压芯片的功能在标准CMOS上实现，从而可以集成到MCU等低压工艺设计的芯片中。这样此类芯片就可以直接接收12V/9V/15V等高压输入，于是降低整机成本。

附图说明

图1为传统的线性稳压器的电气连接示意图。

图2为传统的电源系统的原理示意图。

图3为具体实施方式中的基于标准CMOS工艺的耐高压线性稳压器的原理示意图。

图4为具体实施方式中栅极偏置电路的原理示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

如图3所示，基于标准CMOS工艺的耐高压线性稳压器，包括：

预稳压器，根据输入电压V_IN，产生一个低精度、弱驱动能力的稳定电压preg，为带隙放大器供电；本实施方式中的V_IN＝15V；

带隙放大器，根据反馈信号V_FB，输出驱动信号；