[发明专利]平面型VDMOS器件的制作方法

说明书

本发明提供了一种平面型VDMOS器件的制作方法，该方法包括：对栅氧化层上的多晶硅层进行光刻、刻蚀，在栅氧化层上方的中间区域形成栅极，栅极的截面宽度为A+X微米；制作平面型VDMOS器件的P‑体区；在栅极的阻挡下，制作平面型VDMOS器件的P+深体区，使P+深体区的扩散宽度为X微米；采用低温氧化工艺，将栅极外侧的多晶硅转换为氧化层，氧化层的厚度为X/2微米，以使栅极的边界与P+深体区的对应边界齐平；去除栅极外侧的氧化层以及栅极左右两侧的栅氧化层；以栅极为阻挡，做自对准的N+源区注入及驱入，形成N+源区。P+深体区对沟道不会造成影响，器件更稳定，能够获得结深更大的深体区，器件获得更好的EAS能力。

技术领域

本发明实施例涉及半导体制作技术领域，尤其涉及一种平面型VDMOS器件的制作方法。

背景技术

单脉冲雪崩能量(简称EAS)是平面型VDMOS器件的一个非常重要的参数，其为单次雪崩状态下器件能够消耗的最大能量。在源极和漏极会产生较大电压尖峰的应用环境下，必须要考虑器件的单脉冲雪崩能量。

由于平面型VDMOS器件本身在外延层-体区-源区之间存在一个寄生三极管，当器件关断时，源漏间的反向电流流经体区时，会产生压降。若产生的压降大于寄生三极管的开启电压，则此反向电流会因为寄生三极管的放大作用将寄生三极管导通，导致失控，使器件的EAS失效。

为了防止EAS失效，需要增加P+深体区的截面面积。现有技术中为了增加P+深体区的截面面积，在制作平面型VDMOS器件时，在栅极、P-体区及N+源区制作完成后，采用氮化硅侧墙阻挡，对P+深体区做自对准注入及驱入处理，在进行驱入处理时，增加驱入的温度和时间，来增加P+深体区的结深以达到增加P+深体区的截面面积。但由于对P+深体区进行驱入的温度同样会对N+源区进行驱入，容易降低沟道长度，导致短沟道效应。

发明内容

本发明实施例提供一种平面型VDMOS器件的制作方法，由于栅极的边界与P+深体区的对应边界齐平，所以P+深体区对沟道不会造成影响，使器件更稳定。并且由于栅极的截面宽度给P+深体区的横向扩散预留了足够的宽度，能够获得结深更大的深体区，使器件获得更好的EAS能力。

本发明实施例提供一种平面型VDMOS器件的制作方法，包括：

对栅氧化层上的多晶硅层进行光刻、刻蚀，在所述栅氧化层上方的中间区域形成栅极，所述栅极的截面宽度为A+X微米；

制作所述平面型VDMOS器件的P-体区；

在所述栅极的阻挡下，制作所述平面型VDMOS器件的P+深体区，使所述P+深体区的扩散宽度为X微米；

采用低温氧化工艺，将所述栅极外侧的多晶硅转换为氧化层，所述氧化层的厚度为X/2微米，以使所述栅极的边界与所述P+深体区的对应边界齐平；

去除所述栅极外侧的氧化层以及所述栅极左右两侧的栅氧化层；

以所述栅极为阻挡，做自对准的N+源区注入及驱入，形成N+源区。

进一步地，如上所述的方法，A的取值范围为2-20；所述X的取值范围为0.5-1.5。

进一步地，如上所述的方法，所述对所述多晶硅层进行光刻、刻蚀，在所述栅氧化层上方的中间区域形成栅极之前，还包括：

采用高温氧化工艺，在N型外延层上形成栅氧化层；

采用化学气相沉积工艺，在所述栅氧化层上沉积多晶硅层。

进一步地，如上所述的方法，所述制作所述平面型VDMOS器件的P-体区具体为：

对所述平面型VDMOS器件进行第一P型离子注入和第一高温驱入，在所述N型外延层内的左右两侧形成P-体区。