[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在CMOS工艺中，为了满足不同的开启电压要求通常需要设计两种不同厚度的栅极氧化层(GOX)。其中较高电压器件(HVMOS)需要较厚的栅极氧化层，较低电压器件(LVMOS)则需要较薄的栅极氧化层。

然而在常规中工艺形成两种不同厚度的栅极氧化层时，对高压器件区域即厚栅极氧化层采用全面热氧化方法，而对于低电压器件区域则通过光刻后去除厚栅极氧化层再此进行全面热氧化。因此，若采用以上方法形成两种厚度差异较大的栅极氧化层，并在上述结构上形成栅极结构，在栅极结构侧壁形成栅极侧墙(Spacer)后，高压器件源漏等区残留栅氧去除过程极易引起低压器件区隔离氧化膜过度损失而导致漏电概率增加。

因此，为了解决上述技术问题，有必要提出一种新的半导体器件的制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供一种半导体器件的制造方法，所述方法包括：

提供半导体衬底，所述半导体衬底包括高压器件区域和低压器件 区域；

在所述半导体衬底上形成第一栅极氧化层；

在所述高压器件区域内的部分第一栅极氧化层表面上形成图案化的掩膜层，其中，所述图案化的掩膜层完全覆盖预定形成第一栅极结构及第一栅极侧墙的区域，且暴露与预定形成的所述高压器件区域内的源漏区位置对应的部分所述第一栅极氧化层和所述低压器件区域的第一栅极氧化层，且被所述图案化的掩膜层覆盖的所述第一栅极氧化层的尺寸大于预定形成的所述第一栅极结构的尺寸；

以所述图案化的掩膜层为掩膜，去除暴露的第一栅极氧化层；

去除所述图案化的掩膜层；

在所述半导体衬底上形成第二栅极氧化层，其中，所述第一栅极氧化层的厚度大于所述第二栅极氧化层的厚度。

进一步，在形成所述第二栅极氧化层之后，还包括步骤：

在所述高压器件区域内形成完全位于所述第一栅极氧化层上的所述第一栅极结构，以及在所述低压器件区域内的所述第二栅极氧化层上形成第二栅极结构；

在所述第一栅极结构的侧壁上以及所述第一栅极氧化层上形成第一栅极侧墙，在所述第二栅极结构的侧壁上形成第二栅极侧墙，并去除所述第一栅极侧墙和所述第二栅极侧墙外侧的所述第二栅极氧化层。

进一步，被所述图案化的掩膜层覆盖的所述第一栅极氧化层的尺寸与预定形成的所述第一栅极结构的尺寸之差等于预定形成的第一栅极侧墙的底表面的尺寸。

进一步，所述掩膜层为光阻层。

进一步，形成所述图案化的掩膜层的方法包括：在所述高压器件区域内的所述第一栅极氧化层上旋涂光阻层，利用形成图案化的所述第一栅极氧化层的光罩，光罩所对应所述高压器件区域内的源漏区的极性定义为第一模式，在该第一模式下，通过所述光罩对所述高压器件区域内的与其源漏区对应的光阻层以及与所述低压器件区域对应的光阻层进行曝光并显影去除，以形成所述图案化的掩膜层。

进一步，在形成所述第一栅极结构和所述第二栅极结构之后，形 成所述第一栅极侧墙和所述第二栅极侧墙之前，还包括在所述高压器件区域和所述低压器件区域分别形成轻掺杂漏区的步骤。

进一步，所述第一栅极氧化层的厚度范围为300～2000埃。

进一步，所述第二栅极氧化层的厚度范围为20～110埃。

进一步，采用热氧化的方法形成所述第一栅极氧化层和所述第二栅极氧化层。

进一步，所述第一栅极结构和所述第二栅极结构均为多晶硅栅极结构。

综上所述，根据本发明的半导体器件的制造方法，可形成两种厚度差较大的栅极氧化层，且可避免在后续形成栅极侧墙时,在去除HVMOS源漏区域残留栅极氧化层过程引起低压器件区域隔离氧化膜过度损失的现象出现，从而有效减少漏电发生几率，提高了器件的性能和可靠性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1D为常规工艺形成不同厚度的栅极氧化层的方法的相关步骤依次实施所获得结构的剖视图；