[发明专利]一种基于ARM+FPGA架构的列车以太网交换机

说明书

本发明提供了一种基于ARM+FPGA架构的列车以太网交换机，属于嵌入式系统领域。列车以太网交换机是列车网络进行数据交换传输的设备，该列车以太网交换机包括主控制模块和以太网交换模块两部分。主控制模块由主控芯片及其外围器件电路组成，主要负责系统的初始化、配置、管理以及运行上层应用程序等。以太网交换模块由百兆网子模块、千兆网子模块和POE子模块组成。百兆网子模块和千兆网子模块负责列车内大量网络数据的转发；POE子模块完成以太网用电设备检测、分级和监控供电等功能。各功能模块协调工作，构成了完整的交换机系统。本发明可在轨道交通系统的动车、城市地铁、轻轨等领域中应用。

技术领域

本发明属于嵌入式计算机领域，涉及一种基于ARM+FPGA架构的列车以太网交换机。

背景技术

近年来，随着列车多媒体技术的不断发展，列车内所需传输的信息量也越来越大，传统的现场网络通信总线已经远远不能满足需求，因此以太网被引入到了地铁列车网络通信中。以太网通信带宽已从十兆、百兆增加到千兆甚至万兆位每秒，极大的缓解了列车上日益增长的网络通信带宽需求。与此对应，以太网在列车上的发展也对列车以太网交换设备提出了更高的要求。首先，列车网络通信具有实时性特点，这要求以太网交换机背板带宽不断提高；其次，车厢内以太网设备众多并且空间狭窄、布线困难，这要求以太网交换机设备所能提供的端口数量也要足够多，并且设备供电方式要适应狭小空间条件。再次，列车交换机由传统的二层交换机不断朝着高层交换机转变，要求其不但能提供快速的二层数据转发能力，而且应增加三层路由功能、交换机管理功能等。最后，为了保证列车网络运行的稳定性，要求列车以太网交换机能够在列车网络单点发生故障时提供快速恢复的冗余链路。在此背景下，本发明提出了一种基于ARM+FPGA架构的列车以太网交换机，以满足当前列车网络信息传输的需求。

发明内容

本发明要解决的技术问题是提供一种基于ARM+FPGA架构的列车以太网交换机，能够实现三层路由功能、环网控制以及web访问等管理功能；最多可提供3路千兆网输出和16路百兆网输出，其中12路百兆网输出带有满足IEEE802.3at以太网供电标准的POE功能，每路输出支持25.5W用电功率。

本发明的技术方案：

一种基于ARM+FPGA架构的列车以太网交换机，包括两个功能模块：主控制模块和以太网交换模块；

主控制模块由主控芯片及其外围器件组成，主要负责系统的初始化、配置、管理以及运行上层应用程序等。主控芯片采用ARM+FPGA架构的处理器，内部包含双ARM Cortex-A9、FPGA与外设接口，其中ARM Cortex-A9和FPGA通过AXI高速总线相连，这样既保留了ARM和FPGA独立设计的特点，又发挥了两者相互融合的优势。外围器件包括DDR3内存芯片、Flash芯片、iNAND芯片、USB PHY芯片、RS232电平转换芯片以及时钟复位芯片；其中，DDR3内存芯片和主控芯片的动态内存控制接口相连，用于操作系统和应用程序的运行；Flash芯片和主控芯片的静态内存控制接口相连，用于存放bootloader和系统文件；iNAND芯片和主控芯片的SDIO接口相连作为应用程序的存储芯片；USB PHY芯片和主控芯片的USB2.0接口相连为交换机进行系统备份和配置信息更新；RS232电平转换芯片和主控芯片的UART接口相连作为交换机的调试接口；主控芯片的千兆MAC接口和以太网交换模块的以太网交换芯片相连，为三层路由和环网控制提供数据传输通路；主控芯片的I²C接口用于实时读取POE芯片各供电接口的功耗信息，从而对POE芯片进行管理；主控芯片的SMI接口在主控芯片的FPGA内生成，用于对以太网交换芯片寄存器进行配置管理。