[发明专利]一种基于ARM+FPGA架构的列车以太网交换机

权利要求书

1.一种基于ARM+FPGA架构的列车以太网交换机，其特征在于，所述列车以太网交换机包括两个功能模块：主控制模块和以太网交换模块；

主控制模块由主控芯片及其外围器件组成，负责系统的初始化、配置、管理以及运行上层应用程序；

主控芯片采用ARM+FPGA架构的处理器，内部包含双ARM Cortex-A9、FPGA与外设接口，其中ARM Cortex-A9和FPGA通过AXI高速总线相连，该芯片内部将FPGA与双ARM Cortex-A9集成在一起，其特点在于该芯片由ARM处理器系统而非FPGA来进行控制；

外围器件包括DDR3内存芯片、Flash芯片、iNAND芯片、USB PHY芯片、RS232电平转换芯片以及时钟复位芯片；其中，DDR3内存芯片和主控芯片的动态内存控制接口相连，用于操作系统和应用程序的运行；Flash芯片和主控芯片的静态内存控制接口相连，用于存放bootloader和系统文件；iNAND芯片和主控芯片的SDIO接口相连作为应用程序的存储芯片；USB PHY芯片和主控芯片的USB2.0接口相连为列车以太网交换机进行系统备份和配置信息更新；RS232电平转换芯片和主控芯片的UART接口相连作为列车以太网交换机的调试接口；主控芯片的千兆MAC接口和以太网交换模块的以太网交换芯片相连，为三层路由和环网控制提供数据传输通路；主控芯片的I²C接口用于实时读取POE芯片各供电接口的功耗信息，对POE芯片进行管理；主控芯片的SMI接口在主控芯片的FPGA内生成，用于对以太网交换芯片寄存器进行配置管理；

以太网交换模块包括百兆网子模块、千兆网子模块和POE子模块；所述列车以太网交换机安装在设备机箱内，其接口输出方向分别为面板和背板；

百兆网子模块由两片各支持8路百兆网输出的以太网交换芯片级联组成，以太网交换模块把P8口配置成了两片芯片级联的模式，P8口内部带有SERDES收发器，其功能是把并行信号转换为差分串行信号，利用所配置P8口SERDES级联模式，把两片以太网交换芯片通过该接口相连接，共同构成了百兆网子模块，对外输出共计16路百兆以太网；其中面板有12路带POE功能的百兆网输出，用于连接车厢内部以太网设备以实现数据的交换转发；背板有4路百兆网输出，用于连接机箱内部其他以太网设备；百兆网子模块的百兆网口为P0-P7口，在芯片内部都集成了MAC和PHY，而且每个PHY接口都带有自动交叉和自动协商的功能；

千兆网子模块由上述级联的两片以太网交换芯片提供，千兆网接口为P9、P10口，每个接口都支持SERDES模式、外接千兆Copper PHY模式以及1000BASE-X光纤端口模式，且P9、P10口可以配置成MAC或PHY模式，其中P9口支持MII接口方式，P10口支持GMII/RGMII/MII接口方式，而列车以太网交换机千兆网口的实现需要在芯片外部单独接千兆以太网PHY芯片；

第一片以太网交换芯片的P10口被配置为GMII接口的PHY模式并与主控芯片的千兆MAC相连，作为与主控制模块传输数据的接口；而第一片以太网交换芯片的P9口则和第二片以太网交换芯片的P9和P10口被配置为SGMII接口模式并在外部接有千兆PHY芯片，共同构成了千兆网子模块，共计对外输出3路千兆以太网且其接口输出方向均为面板方向；千兆网子模块中两个接口用于连接前后相邻车厢的列车以太网交换机千兆网口，另外一个接口用于连接间隔车厢的列车以太网交换机千兆网口，在车厢内部形成了一条环网，避免列车以太网交换机单点故障造成整个通信网络瘫痪；

POE子模块由与主控制模块进行通信的数字接口和控制POE供电输出的高压以太网接口两部分组成；数字接口提供一个1MHz的I²C接口，实现主控制模块通过I²C接口对POE子模块进行寄存器配置或查询端口读数的功能；高压以太网接口用于连接受电设备，提供12路满足IEEE802.3at标准的以太网供电输出，并在POE供电过程中完成对受电设备检测、分类、供电和断电；

基于ARM+FPGA架构的列车以太网交换机运行方式如下：设备通电后主控制模块负责系统的初始化、对以太网交换模块寄存器进行配置管理以及运行上层应用程序；以太网交换模块的百兆网子模块和千兆网子模块负责网络数据的转发，POE子模块完成以太网用电设备检测、分级和监控供电；各功能模块协调工作，构成了完整的列车以太网交换机系统。