[发明专利]一种半导体器件及其制作方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法。

背景技术

在下一代集成电路的制造工艺中，对于互补金属氧化物半导体(CMOS)的栅极的制作，通常采用高k-金属栅工艺。对于具有较高工艺节点的晶体管结构而言，所述高k-金属栅工艺通常为后栅极工艺，其典型的实施过程包括：首先，在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上层叠的界面层、高k介电层、覆盖层(capping layer)和牺牲栅电极层构成；然后，在所述伪栅极结构的两侧形成栅极间隙壁结构，之后去除所述伪栅极结构中的牺牲栅电极层，在所述栅极间隙壁结构之间留下一沟槽；接着，在所述沟槽内依次沉积功函数金属层(workfunction metal layer)、阻挡层(barrier layer)和浸润层(wetting layer)；最后进行金属栅极材料(通常为铝)的填充。

在上述工艺过程中，由于高k介电层的引入，使得CMOS的栅极的制作可以达到特征尺寸不断减小的要求，以迎合摩尔定律。然而，所述高K金属栅极的制备工艺中，等效氧化层厚度(equipment oxide thickness，EOT)以及反型层厚度受到极大挑战，其中需要更薄的效氧化层厚度(equipment oxide thickness，EOT)以及反型层厚度来控制有效功函数以及栅极泄露。即栅极的等效栅极介电层厚度(EOT)的按比例减小，其决定了高k-金属栅的有效功函数、栅漏电、栅长、栅宽等的大小，进而决定了CMOS的可靠性程度和性能。

因此，需要提出一种方法，以改善器件的可靠性和性能。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要 试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供一种半导体器件的制作方法，该方法包括：

提供半导体衬底，在所述半导体衬底上形成高K栅极介电层；

对所述高K栅极介电层进行第一退火处理，以去除所述高K栅极介电层中的杂质；

对所述高K栅极介电层进行氧化退火处理，以填充所述高K栅极介电层中的氧空穴和悬挂键。

进一步，在氮气气氛下进行所述第一退火处理。

进一步，所述第一退火处理包括均温退火、尖峰退火或者毫秒退火。

进一步，所述第一退火处理的温度范围为500℃～1200℃。

进一步，所述氧化退火处理的处理气体包括N₂O、O₂和NO中的一种或几种。

进一步，所述氧化退火处理的方法包括炉管氧化、快速热退火氧化、紫外臭氧氧化、臭氧氧化和原位水蒸气氧化中的一种。

进一步，所述氧化退火处理的退火温度范围为500℃～800℃。

进一步，在形成所述高k栅极介电层之前，还包括在所述半导体衬底的表面上形成界面层的步骤。

进一步，所述高K栅极介电层选用氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅或者氧化铝，所述界面层的构成材料包括硅氧化物。

本发明还提供一种采用前述的方法制作的半导体器件。

根据本发明的制作方法，首先采用氮气退火处理去除高k介电层中的杂质，再通过氧化退火处理填充高K栅极介电层中的氧空穴和悬挂键，以改善高K栅极介电层的膜质量，进而提高器件的可靠性和性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附 图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1C示出了根据本发明一实施方式的制作方法依次实施所获得器件的剖面示意图；

图2示出了根据本发明一实施方式的制作方法的步骤流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。