[发明专利]带有ESD结构的沟槽型半导体器件及其制造方法

说明书

本发明涉及一种带有ESD结构的沟槽型半导体器件及其制造方法，通过在半导体衬底上形成第一沟槽和第二沟槽；第一沟槽的宽度小于第二沟槽；并在形成第一沟槽和第二沟槽后的半导体衬底上依次形成第一氧化层和第一介质层；在第一介质层上涂覆完全填充第二沟槽的第一掩膜介质；去除第一沟槽与第二沟槽外的第一介质层；在第二沟槽内形成静电放电ESD结构的离子注入区，该离子注入区包括并列且交替排列的P⁺型区和N⁺型区。从而通过将ESD结构的离子注入区设置在大于第一沟槽的第二沟槽内，使得该ESD结构在形成过程中不需要采用光刻掩模版进行光刻刻蚀，而直接采用回刻的方式将沟槽型半导体器件沟槽外部平面处的多晶硅刻蚀掉，简化制作工艺，降低制作成本。

技术领域

本发明涉及半导体芯片制造技术领域，尤其涉及一种带有ESD结构的沟槽型半导体器件及其制造方法。

背景技术

随着半导体器件的技术发展，人们对半导体器件的性能有着更高的要求，然而，静电放电ESD(Electro-Static Discharge)现象会在半导体器件封装、运输、使用等各个环节中出现，造成器件被静电击穿而失效，因此在半导体器件中设计ESD保护结构至关重要。

目前，对于带有ESD结构的沟槽型半导体器件，如MOSFET、VDMOS器件，常规的制作方法是在沟槽外部平面处的多晶硅层上通过注入N型、P型离子以形成由N+/P+区构成该ESD结构，相比不做ESD结构的沟槽型MOSFET，带ESD结构的MOSFET，在对多晶硅层进行刻蚀时必须采用光刻掩模版来定义出刻蚀区域，从而使得工艺复杂，且制作成本高。

发明内容

本发明提供一种带有ESD结构的沟槽型半导体器件的制造方法，通过对ESD结构的形成位置进行改进，使得在该ESD结构形成过程中不需要采用光刻掩模版进行光刻刻蚀，而直接采用回刻的方式将沟槽型半导体器件沟槽外部平面处的多晶硅刻蚀掉，以简化带有ESD结构的沟槽型半导体器件的制作工艺，降低制作成本。

本发明提供一种带有ESD结构的沟槽型半导体器件的制造方法，包括：

在半导体衬底上形成第一沟槽和第二沟槽；所述第一沟槽的宽度小于所述第二沟槽的宽度；

在形成所述第一沟槽和所述第二沟槽后的半导体衬底上依次形成第一氧化层和第一介质层，且所述第一介质层完全填充所述第一沟槽；

在所述第一介质层上涂覆第一掩膜介质，且所述第一掩膜介质完全填充所述第二沟槽；

去除所述第一沟槽与所述第二沟槽外的所述第一介质层；

去除所述第二沟槽内的所述第一掩膜介质；

在所述第二沟槽内形成静电放电ESD结构的离子注入区，所述离子注入区包括并列且交替排列的P⁺型区和N⁺型区。

可选的，所述半导体衬底自下而上包括：N型衬底、N型外延层；所述在半导体衬底上形成第一沟槽和第二沟槽之前，还包括：

在所述N型外延层上表面生长第二氧化层；所述第二氧化层的生长温度为900～1100摄氏度，所述第二氧化层的厚度为0.01～0.20微米；

相应的，所述在半导体衬底上形成第一沟槽和第二沟槽包括：根据所述第一沟槽和所述第二沟槽的预置位置，在所述预置位置处对所述第二氧化层和所述N型外延层进行光刻与刻蚀，得到所述第一沟槽和所述第二沟槽；

相应的，所述在半导体衬底上形成第一沟槽和第二沟槽之后，还包括：去除所述N型外延层表面的所述第二氧化层。

可选的，所述第一介质层为多晶硅层；相应的，所述在形成所述第一沟槽和所述第二沟槽后的半导体衬底上依次形成第一氧化层和第一介质层包括：