[发明专利]带有ESD结构的沟槽型半导体器件及其制造方法

权利要求书

1.一种带有ESD结构的沟槽型半导体器件的制造方法，其特征在于，包括：

在半导体衬底上形成第一沟槽和第二沟槽；所述第一沟槽的宽度小于所述第二沟槽的宽度；

在形成所述第一沟槽和所述第二沟槽后的半导体衬底上依次形成第一氧化层和第一介质层，且所述第一介质层完全填充所述第一沟槽；

在所述第一介质层上涂覆第一掩膜介质，且所述第一掩膜介质完全填充所述第二沟槽；

去除所述第一沟槽与所述第二沟槽外的所述第一介质层；

去除所述第二沟槽内的所述第一掩膜介质；

在所述第二沟槽内形成静电放电ESD结构的离子注入区，所述离子注入区包括并列且交替排列的P⁺型区和N⁺型区。

2.根据权利要求1所述的方法，其特征在于，所述半导体衬底自下而上包括：N型衬底、N型外延层；所述在半导体衬底上形成第一沟槽和第二沟槽之前，还包括：

在所述N型外延层上表面生长第二氧化层；所述第二氧化层的生长温度为900～1100摄氏度，所述第二氧化层的厚度为0.01～0.20微米；

相应的，所述在半导体衬底上形成第一沟槽和第二沟槽包括：根据所述第一沟槽和所述第二沟槽的预置位置，在所述预置位置处对所述第二氧化层和所述N型外延层进行光刻与刻蚀，得到所述第一沟槽和所述第二沟槽；

相应的，所述在半导体衬底上形成第一沟槽和第二沟槽之后，还包括：去除所述N型外延层表面的所述第二氧化层。

3.根据权利要求1所述的方法，其特征在于，所述第一介质层为多晶硅层；相应的，所述在形成所述第一沟槽和所述第二沟槽后的半导体衬底上依次形成第一氧化层和第一介质层包括：

在形成所述第一沟槽和所述第二沟槽后的半导体衬底上生长所述第一氧化层，所述第一氧化层为栅氧化层；

在所述第一氧化层表面生长所述多晶硅层；所述多晶硅层的生长温度为500～700摄氏度；所述多晶硅层的厚度为0.05～2.0微米。

4.根据权利要求1所述的方法，其特征在于，所述第一掩膜介质为旋涂玻璃SOG或光刻胶。

5.根据权利要求1～4任一项所述的方法，其特征在于，所述在所述第二沟槽内形成有静电放电ESD结构的离子注入区，所述离子注入区包括并列且交替排列的第一P⁺型区和第一N⁺型区包括：

在所述第二沟槽内的所述第一介质层上的第一预设区域涂覆第二掩膜介质，注入N型离子，以在所述第二沟槽内形成所述ESD结构的所述N⁺型区；去除所述第二掩膜介质；

在所述第二沟槽内的所述第一介质层上的第二预设区域涂覆第三掩膜介质，注入P型离子，以在所述第二沟槽内形成所述ESD结构的所述P⁺型区；去除所述第三掩膜介质；

所述第一预设区域与所述第二预设区域间隔设置，以使所述第二沟槽内形成所述并列且交替排列的所述P⁺型区和所述N⁺型区。

6.根据权利要求5所述的方法，其特征在于，所述N型离子为磷离子；所述磷离子的注入条件为：注入剂量为1.0E15～1.0E16个/cm²；能量为100KEV～150KEV；

所述P型离子为硼离子；所述硼离子的注入条件为：注入剂量为1.0E15～1.0E16个/cm²；能量为50KEV～150KEV。

7.一种带有ESD结构的沟槽型半导体器件，其特征在于，包括：

在半导体衬底上形成的第一沟槽和第二沟槽；所述第一沟槽的宽度小于所述第二沟槽；

所述第一沟槽内形成有第一氧化层以及位于所述第一氧化层上且填充在所述第一沟槽内的第一介质层；

所述第二沟槽内形成有所述第一氧化层和所述第一介质层，所述第一介质层中形成有静电放电ESD结构的离子注入区，所述离子注入区包括并列且交替排列的P⁺型区和N⁺型区；

其中，所述第一沟槽和所述第二沟槽内的第一介质层是预先在第一沟槽和第二沟槽内的第一氧化层上形成第一介质层，且所述第一介质层完全填充第一沟槽，在所述第一介质层上涂覆第一掩膜介质，且所述第一掩膜介质完全填充所述第二沟槽，去除所述第一沟槽与所述第二沟槽外的所述第一介质层；去除所述第二沟槽内的所述第一掩膜介质后形成的；

还包括：

位于第二沟槽内且形成在所述第一介质层上的第二介质层；

在所述第二介质层中形成有导电层，所述导电层的底部接触所述N⁺型区；

在所述第一沟槽中的所述第一介质层上，以及在所述半导体衬底上的所述第一氧化层上形成有所述第二介质层；

在所述第二介质层以及所述第一氧化层中开设有接触孔，所述接触孔内填充有所述导电层，所述导电层的厚度范围是0.01～0.50微米。