[发明专利]一种PN结辅助触发SCR-LDMOS结构的高压ESD保护器件

说明书

本发明公开了一种PN结辅助触发SCR‑LDMOS结构的高压ESD保护器件，包括P型硅衬底，所述P型硅衬底上设有埋氧层，埋氧层上设有漂移区，漂移区的上方从左到右依次设有N‑buffer区、P区、P‑body区；所述N‑buffer区中从左到右依次设有第一漏极重掺杂N+区和第一漏极重掺杂P+区；所述P‑body区中从左到右依次设有第二源极重掺杂N+区、第二源极重掺杂P+区及第三源极重掺杂P+区，P区和第二源极重掺杂P+区通过导线相连。当ESD保护器件的漏极受到正向ESD脉冲后，利用反偏PN结来辅助提高触发开启前的空穴载流子浓度，降低了触发电压V_t1。并且器件引入的反偏PN结可有效抑制寄生SCR的正反馈作用，从而有效提高器件的维持电压V_h，避免器件发生闩锁效应。

技术领域

本发明涉及电子技术领域，特别是一种PN结辅助触发SCR-LDMOS结构的高压ESD保护器件。

背景技术

硅控整流器（Silicon Controlled Rectifier，SCR）在ESD防护方面因具有较强的鲁棒性而受到广泛关注。但是内嵌SCR结构的LDMOS结构（SCR-LDMOS）却存在着一些致命问题：

1、SCR-LDMOS器件的开启触发电压V_t1太高。SCR是靠低掺杂的N阱和P阱雪崩击穿，触发电压V_t1相对高于管脚内部器件的栅氧层击穿电压，不满足器件的ESD防护要求。

2、SCR-LDMOS器件由于存在NPN和PNP正反馈作用，维持电压V_h很低，通常只有5V左右。低维持电压V_h可以减小导通泄放ESD电流时的功耗，但是用作电源管脚的ESD防护，除了要求触发电压V_t1高于电源VDD外，维持电压V_h也同样需要高于V_DD。如果维持电压V_h低于芯片V_DD，就极易产生闩锁现象。

发明内容

本发明所要解决的技术问题是克服现有技术的不足而提供一种PN结辅助触发SCR-LDMOS结构的高压ESD保护器件，本发明的PN结辅助触发SCR-LDMOS结构整体ESD防护能力得到了极大的提高。

本发明为解决上述技术问题采用以下技术方案：

根据本发明提出的一种PN结辅助触发SCR-LDMOS结构的高压ESD保护器件，包括P型硅衬底，所述P型硅衬底上设有埋氧层，埋氧层上设有漂移区，漂移区的上方从左到右依次设有N-buffer区、P区、P-body区；所述N-buffer区中从左到右依次设有第一漏极重掺杂N+区和第一漏极重掺杂P+区；所述P-body区中从左到右依次设有第二源极重掺杂N+区、第二源极重掺杂P+区及第三源极重掺杂P+区；第一漏极重掺杂P+区和P区之间设有第一薄氧化层，P区和P-body区之间设有第二薄氧化层，第二源极重掺杂N+区和第二源极重掺杂P+区之间设有第三薄氧化层，第二源极重掺杂P+区和第三源极重掺杂P+区之间设有第四薄氧化层；P-body区与第二源极重掺杂N+区之间设有沟道区，沟道区的上方设有多晶硅栅极，且多晶硅栅极延伸至第二薄氧化层的上表面；第一漏极重掺杂N+区和第一漏极重掺杂P+区通过导线相连；P区和第二源极重掺杂P+区通过导线相连；多晶硅栅极、第二源极重掺杂N+区、第三源极重掺杂P+区均接地。

作为本发明所述的一种PN结辅助触发SCR-LDMOS结构的高压ESD保护器件进一步优化方案，所述P型硅衬底为SOI硅衬底。

作为本发明所述的一种PN结辅助触发SCR-LDMOS结构的高压ESD保护器件进一步优化方案，多晶硅栅极、第二源极重掺杂N+区、第三源极重掺杂P+区均通过导线相连接地。

作为本发明所述的一种PN结辅助触发SCR-LDMOS结构的高压ESD保护器件进一步优化方案，所述P区的浓度和P-body区的浓度相等。