[发明专利]一种降低器件漏电流的方法

说明书

技术领域

本发明涉及半导体设备技术领域，具体涉及一种降低器件漏电流的方法。

背景技术

在半导体制造工艺流程中，金属硅化物工艺是非常典型而且传统的工艺步骤。其做法是把需要低电阻率的栅极多晶硅或者单晶硅衬底材料形成金属化合物，而不需要低电阻率的地方则用电介质材料如氧化硅或者氮化硅等保护起来不与金属接触从而不会形成金属化合物。

如图1所示，传统的金属硅化物工艺完成后CMOS器件结构示意图，其中，多晶硅栅极102底部具有栅氧层103，两侧壁具有栅极侧墙104，在多晶硅栅极102和源漏区105的单晶硅衬底101上形成了需要的金属硅化物H’。但是，由于金属硅化物H’的形成是金属原子在高温条件下向硅原子一侧渗透的结果，所以在源漏区105的单晶硅衬底101上不可避免的存在一些扩散速度较快的金属原子(栅极下方的小圆)向CMOS晶体管沟道下面扩散的情况。

这种扩散到沟道下面的金属原子往往呈游离状态而不受束缚，由于其超强的导电性能，这种游离态的金属原子就成为了CMOS器件漏电流的重要源头之一。特别是当CMOS器件尺寸越来越小的时候，这种因为金属硅化物工艺产生的游离金属原子对漏电流的影响已经到了不可忽视的地步。因此，金属硅化物工艺中抑制甚至消除金属原子向沟道扩散的新工艺和新方法非常值得探寻。

发明内容

为了克服以上问题，本发明旨在通过在金属硅化物工艺中在金属层沉积之前，先对栅极两侧底部进行特殊离子注入工序，从而在后续的金属硅化物形成时降低金属原子向沟道区域的扩散。

为了达到上述目的，本发明提供了一种降低器件漏电流的方法，包括：

步骤01：提供一硅衬底，所述硅衬底具有栅极、栅极侧墙、栅极底部的栅氧层、位于栅极两侧底部的源漏区、以及位于栅极下方的沟道区域；

步骤02：采用倾斜离子注入方式将不具有导电性的中性元素注入到栅极侧墙下方的硅衬底中，从而在栅极侧墙底部的硅衬底中形成中性元素阻挡区；

步骤03：在硅衬底上沉积金属层；

步骤04：经退火工艺，使得栅极顶部和源漏区顶部的硅原子与金属层中的金属原子结合，从而在栅极顶部和源漏区顶部形成金属硅化物区；其中，在金属层中的金属原子向源漏区内扩散时，中性元素阻挡区阻碍金属原子向沟道区域的扩散，使得所述源漏区的所述金属硅化物区与所述中性元素阻挡区的交界于所述栅极侧墙下方；

步骤05：去除完成步骤04的硅衬底的表面的金属层，并再进行退火工艺完成金属硅化过程。

优选地，所述不具有导电性的中性元素为碳、氮、氟、锗的一种或多种。

优选地，步骤02中，倾斜离子注入时注入离子的方向与硅衬底法线方向呈5～45度的夹角。

优选地，所述倾斜离子注入所形成的中性元素阻挡区在水平方向延伸的长度为3～5nm。

优选地，所述倾斜离子注入时采用的离子注入剂量为每立方厘米的原子数量为1E13～1E15。

优选地，所述倾斜离子注入时采用的能量为6～10KeV。

本发明的降低器件漏电流的方法，采用与硅衬底呈一定倾斜角度的离子注入方式，将不具有导电性的中性离子注入到栅极侧墙的底部，由于这些注入的离子原子量很小，通过离子注入的方式到达侧墙下方的硅衬底内部之后，在之后的金属化过程中，金属原子向CMOS沟道扩散的时候会受到这些注入离子的阻碍。由于注入的离子元素的密度高，且其尺寸比金属原子小，而金属原子的尺寸较大，当金属原子遇到这种密度高且尺寸小的注入离子元素时，金属原子的扩散速度和横向扩散量将大幅降低。因此，相对于传统工艺而言，本发明的额外增加不导电的中性离子注入的方式可以很好的抑制金属原子的横向扩散，从而降低CMOS器件的漏电流。

附图说明

图1为传统的金属硅化物工艺完成后CMOS器件的结构示意图

图2为本发明的一个较佳实施例的降低器件漏电流的方法的流程示意图

图3-7为本发明的一个较佳实施例的降低器件漏电流的方法的各制备步骤示意图

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

以下结合附图2-7和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。

请参阅图2，本实施例的降低器件漏电流的方法，包括：