[发明专利]一种GaN基凹槽栅MISFET的制备方法

说明书

本发明提供一种半导体器件制备技术，具体涉及一种GaN基凹槽栅MISFET的制备方法，包括下述步骤:首先提供进行凹槽制备所需的AlGaN/GaN异质结材料，在所述材料表面沉积一层介质层作为掩膜层，采用光刻显影技术及湿法腐蚀去除栅极区域介质层，实现对掩膜层的图形化，利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽，通过在位沉积一层高质量AlN薄层，再制备沉积栅介质层，并覆盖源、漏、栅电极，最终形成AlN/栅介质层堆叠结构的凹槽栅MISFET。本发明工艺简单，可以很好地解决传统干法或者湿法刻蚀凹槽时对栅极区域造成的损伤，可形成高质量的MIS界面以提升凹槽栅MISFET的器件性能，如降低栅极漏电流和导通电阻以及改善阈值电压稳定性等。

技术领域

本发明涉及半导体器件的技术领域，更具体地，涉及一种GaN基凹槽栅MISFET的制备方法。

背景技术

氮化镓（GaN）材料具有禁带宽度大、击穿电场强度高、电子饱和漂移速度大、热导率高等优点，十分适合制作大功率、高频、高温电力电子器件。在电力电子应用领域，为了满足失效安全，场效应晶体管(FET)器件必须实现常关型(又称增强型)工作，而且在某些场合阈值电压需要至少为4-5V。而对于常规的AlGaN/GaN异质结场效应晶体管(HFET)，由于界面高浓度、高迁移率的二维电子气(2DEG)的存在，即使在外加栅压为零时，器件也处于开启状态（常开型器件）。为了解决这些问题，采用MIS结构的绝缘栅场效应晶体管(MISFET)是一条有效的技术路线。

GaN基凹槽栅MISFET器件在保留接入区2DEG浓度（不牺牲器件导通特性）的前提下，降低甚至完全去除零偏压时栅极下方的2DEG，且能采用MIS结构栅极而实现了高阈值电压。但是，传统的凹槽制备是采用感应耦合等离子体(ICP)或反应离子刻蚀(RIE)设备对栅极下方的AlGaN势垒层进行刻蚀。由于等离子体的使用会对沟道区域的晶格造成损伤，进而影响MIS界面的可靠性和稳定性。此外，AlGaN和GaN材料的选择刻蚀比率较小，因此较难实现刻蚀的自停止，工艺重复性较差。这两点限制该混合型MISFET的沟道迁移率的提升，从而增加了器件的导通电阻。

数字湿法刻蚀利用多次氧化及化学溶液腐蚀可以获得工艺可控的常关型凹槽栅MISFET器件，且能有效去除等离子损伤。然而凹槽边缘不齐整、栅极区域有尖锥状AlGaN残留、GaN沟道层的表面亦能观测到大量的刻蚀孔洞。采用选择区域外延技术制备凹槽亦可以去除栅极区域的等离子损伤，改善了MIS界面特性,但是外延工艺较复杂。因此有必要寻求一种选择区域生长界面保护方法，以克服传统工艺中的缺点，从而获得更高的迁移率及阈值电压。由于GaN基材料的外延是在其合成速率略大于分解速率的准平衡状态下实现，因此，在化学气相沉积系统中只有氮气，氢气或者氮气和氢气的混合气体而没有生长源时，可以通过调节生长参数使得GaN基材料的分解速率略大于合成速率，从而在掩膜的辅助下将栅极区域的AlGaN外延层沿着生长反应的逆过程进行逐层分解，获得凹槽。

发明内容

本发明为克服上述现有技术所述的至少一种缺陷，提供一种GaN基凹槽栅MISFET的制备方法，可以很好地解决传统干法或者湿法刻蚀凹槽时对栅极区域造成的损伤，可形成高质量的MIS界面以提升凹槽栅MISFET的器件性能。

为解决上述技术问题，本发明采用的技术方案是：一种GaN基凹槽栅MISFET的制备方法，其中，利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽，并通过在位沉积AlN薄层提升MIS界面质量；具体包含以下步骤：

S1、在衬底上生长应力缓冲层；

S2、在应力缓冲层上生长GaN外延层；

S3、在GaN外延层（3）上生长AlGaN势垒层；

S4、在AlGaN势垒层上沉积一层SiO₂，作为掩膜层；

S5、通过光刻及湿法腐蚀的方法，去除栅极区域的掩膜层；