[发明专利]一种GaN基凹槽栅MISFET的制备方法

权利要求书

1.一种GaN基凹槽栅MISFET的制备方法，其特征在于，利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽，并通过在位沉积AlN薄层提升MIS界面质量；具体包含以下步骤：

S1、在衬底（1）上生长应力缓冲层（2）；

S2、在应力缓冲层上生长GaN外延层（3）；

S3、在GaN外延层（3）上生长AlGaN势垒层（4）；

S4、在AlGaN势垒层上沉积一层SiO₂，作为掩膜层（10）；

S5、通过光刻及湿法腐蚀的方法，去除栅极区域的掩膜层（10）；

S6、去除栅极区域的AlGaN势垒层（4）；

S7、在位生长AlN薄层（5）；

S8、沉积栅极绝缘介质层（6）；

S9、干法刻蚀完成器件隔离，同时刻蚀出源极和漏极欧姆接触区域；

S10、在源极和漏极区域蒸镀上源极（7）和漏极（8）欧姆接触金属；

S11、在凹槽处介质层上栅极区域蒸镀栅极（9）金属。

2.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法，其特征在于：所述的步骤S6中，利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽；所述的步骤S7中,在位沉积AlN薄层提升MIS界面质量。

3.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法，其特征在于：所述的衬底（1）为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。

4.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法，其特征在于：所述的应力缓冲层（2）为AlN、AlGaN、GaN的任一种或组合；应力缓冲层厚度为10 nm~100 μm。

5.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法，其特征在于：所述的GaN外延层（3）为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层，所述掺杂的高阻GaN外延层的掺杂元素为碳或铁；GaN外延层厚度为100 nm~100 μm。

6.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法，其特征在于：所述的AlGaN势垒层（4）厚度为5-50 nm，且铝组分浓度可变化。

7.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法，其特征在于：所述的AlGaN势垒层（4）材料可替换为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合。

8.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法，其特征在于：所述的AlGaN势垒层（4）与GaN层之间插入AlN薄层，厚度为0-10 nm。

9.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法，其特征在于：所述的AlN薄层（5）厚度为0-10 nm；所述绝缘介质层（6）为Al₂O₃、HfO₂、SiO₂或SiN，厚度为1-100 nm；形成AlN/介质层堆叠结构。

10.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法，其特征在于：所述的源极（7）和漏极（8）材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金；栅极（9）材料为Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Au合金；

所述步骤S1中的应力缓冲层（2）、步骤S2中的GaN外延层（3）、步骤S3中的AlGaN势垒层（4）及步骤S7中的AlN薄层（5）的生长方法为金属有机化学气相沉积法或分子束外延法；所述步骤S4中掩膜层（10）的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法；所述步骤S6的去除栅极区域方法是在金属有机化学气相沉积系统中利用氮气，氢气或者氮气和氢气的混合气体使AlGaN势垒层逐层分解。