[发明专利]软硬件协同管理的DRAM-NVM层次化异构内存访问方法及系统

说明书

本发明提出了一种软硬件协同管理的DRAM‑NVM层次化异构内存系统。该系统把NVM作为大容量的非易失内存使用，而DRAM视为NVM的缓存。有效利用TLB和页表结构中的一些预留位，消除了传统硬件管理的层次化异构内存架构中的硬件开销，将异构内存系统中缓存管理问题转移到软件层次，同时降低了最后一级cache缺失后的访存时延。考虑到大数据应用环境中，很多应用数据局部性比较差，在DRAM缓存中采用传统的按需数据预取策略会加剧缓存污染问题，本发明在DRAM‑NVM层次化异构内存系统中采用了基于效用(Utility‑Based)的数据预取机制，根据当前内存压力、应用访存特征，决定是否将NVM中的数据缓存到DRAM中，从而提升DRAM缓存利用率、NVM主存到DRAM缓存的带宽利用率。

技术领域

本发明属于异构内存环境下缓存性能优化领域，具体地，设计了一种软硬件协同管理的DRAM-NVM层次化异构内存访问方法及系统，并在该系统基础上提出了Utility-Based数据预取机制。

背景技术

随着多核、多线程技术的发展，因功耗和工艺限制，动态随机存储器(DynamicRandom Access Memory,DRAM)已经无法满足应用越来越大的内存需求。新型非易失性存储器(None-Volatile Memory,NVM)，诸如相变存储器(Phase Change Memory,PCM)、自旋转移力矩磁性随机存储器(Spin Transfer Torque Magnetoresistive Random AccessMemory,STT-MRAM)、磁性随机存储器(Magnetic Random Access Memory,MRAM)等具有字节可寻址、读写速度和DRAM相差不大、无待机功耗、密度大(单位体积可存储的数据更多)、可扩展性强等特点，可能替代DRAM作为主存存储介质。然而和DRAM相比，这些新型的非易失性存储器还存在很多缺陷：(1)读写时延长，读速度比DRAM慢一个数量级，写速度比DRAM慢两个数量级；(2)写功耗大；(3)使用寿命有限，因此直接将它们作为计算机主存是不可行的。当前主流的做法是将大量非易失性存储器和少量DRAM混合在一起形成异构内存，同时利用非易失性存储器的大容量优势和DRAM低访问时延、低写功耗、寿命长的优势，提升内存系统的性能、能耗效率和使用寿命。

目前主要有平行和层次两种异构内存架构。

平行结构的异构内存系统中，NVM和DRAM统一编址，两者均作为内存使用。为了提升系统的能耗效率和性能，热页迁移是该架构常用的优化策略，即：将频繁访问和频繁写的NVM页框迁移到DRAM中。为了保证数据迁移的正确性，迁移操作一般分为两个步骤串行执行：(1)读取源和目标页框内容到缓冲区中；(2)将缓冲区数据写入到目标地址中。因此一次页迁移操作会产生四次页拷贝，由于读取和写入两个阶段是串行执行的，迁移操作的时间开销比较大。此外，平行结构的异构内存系统中NVM页框和DRAM页框大小相同，在为了提升TLB命中率而开启2M或4M分页机制的系统中，热页迁移机制时间、空间开销巨大。

层次结构的异构内存系统中，DRAM等快速存储器作为非易失性存储器的缓存，由于缓存操作时间开销较小，因此相较于平行结构的异构内存系统，层次结构的异构内存系统能获取更多的性能提升。传统的层次化异构内存系统用硬件管理DRAM缓存，DRAM的组织形式类似于传统的片上高速缓存，DRAM缓存对操作系统透明。最后一级片上cache缺失后，首先通过DRAM内存控制器中的硬件电路查找访问地址对应的标识，判断访问是否在DRAM缓存中命中，然后再进行数据访问，由此可看出，层次化异构内存系统在DRAM缓存缺失的情况下的访存时延比较长。此外，硬件管理的DRAM缓存一般采用Demand-Based数据预取机制，即：DRAM缓存中数据缺失后，必须将其对应的NVM数据块取到DRAM中，该数据块才能被访问，在大数据环境下，很多应用局部性很差，这种数据预取机制会加剧缓存污染问题。

发明内容