[发明专利]软硬件协同管理的DRAM-NVM层次化异构内存访问方法及系统

权利要求书

1.一种软硬件协同管理DRAM-NVM层次化异构内存访问方法，其特征在于，包括以下步骤：

步骤1TLB地址翻译，获取虚拟页所在表项的物理页号ppn、P标识以及overlap tlbfield域内容，根据ppn将虚拟地址翻译成NVM物理地址；

步骤2判断内存访问是否在片上cache中命中，若命中，CPU直接从片上cache中取请求的数据块，内存访问流程结束；否则转步骤3；

步骤3根据步骤1获取的P标识判断内存访问类型，若P为0，说明访问NVM内存，转步骤4，更新TLB表中overlap tlb field域信息，并根据动态阈值调整算法中自动调整的预取阈值以及步骤1获取的overlap tlb field域判断是否将该虚拟页对应的NVM物理页预取到DRAM缓存中；若P为1，说明访问DRAM缓存，表明缓存命中，根据步骤1获取的overlap tlb field域信息以及物理地址偏移计算得出要访问的DRAM缓存地址，转步骤6进行DRAM缓存访问；

步骤4若从步骤1中获取的overlap tlb field值小于预取阈值，在TLB中查找NVM主存页对应的表项，将其overlap tlb field域加一；若从步骤1中获取的overlap tlb field值大于预取阈值，转步骤5，将NVM主存页预取到DRAM中；否则转步骤6直接访问NVM内存，其中预取阈值由动态阈值调整算法决定；

步骤5预取虚拟地址对应的物理页到DRAM中，并更新TLB和扩展的页表，扩展的页表用于管理虚拟页到物理页以及NVM内存页到DRAM缓存页之间的映射；

步骤6内存访问，根据传入到内存控制器中的NVM物理地址进行内存访问。

2.如权利要求1所述的方法，其特征在于，所述步骤4包括以下子步骤：

(4-1)内存监测模块从内存控制器中获取预取次数n_fetch、缓存读次数n_{dram_read}、缓存写次数n_{dram_write}，系统中NVM平均读写时延分别为t_{nvm_read}、t_{nvm_write}，DRAM缓存平均读写时延分别为t_{dram_read}、t_{dram_write}，缓存DRAM页的开销为t_fetch，每10⁹个时钟使用公式4.1计算系统由于预取内存页带来的性能收益；

benefit_t＝n_{dram_read}×(t_{nvm_read}-t_{dram_read})+n_{dram_write}×(t_{nvm_write}

-t_{dram_write})-n_fetch×t_fetch

(公式4.1)

(4-2)设初始预取阈值fetch_thres₀(fetch_thres₀≥0)，上10⁹个时钟周期的预取阈值、性能收益分别为fetch_thres_t-1和benefiet_t-1，本10⁹个时钟周期预取阈值、性能收益为fetch_thres_t、benefiet_t，缓存利用率dram_usage，若dram_usage>30％，采用爬山算法调整预取阈值。