[发明专利]一种基于FPGA的频率计及频率测量方法

说明书

本申请一种基于FPGA的频率计及频率测量方法，其中，所述频率计包括：时钟源、上位机、分频整形单元及处理单元；所述频率计通过利用处理单元在所述分频信号的各个周期内对与分频信号上升沿相对应的待测信号上升沿进行一次粗时间测量获得第一时间值；并利用处理单元对与分频信号上升沿相对应的待测信号上升沿在所述分频信号的各个周期内进行多次细时间测量，对所述第一时间值及多次细时间测量的测量结果进行处理并结合所述第一分频倍数和所述第二分频倍数计算获得所述外界原始信号的频率。由于在整个外界原始信号的频率测量过程中进行了多次细时间测量，降低了细时间测量的误差，提高了所述频率计对外界原始信号频率的测量精度。

技术领域

本申请涉及信号测量技术领域，更具体地说，涉及一种基于FPGA的频率计及频率测量方法。

背景技术

频率测量贯穿于人们的日常生活、工作以及科学研究等领域中，是最基本的参数之一。随着科学技术的不断发展和社会的需求，特别是在无线通信领域以及电子技术领域中，人们对于频率测量精度的要求越来越高。现今主流的对频率的高精度测量通常采用时间测量法，将待测信号分频至较低频率获得分频信号，对若干个分频信号周期进行粗时间和细时间的时间间隔测量；然后结合总分频倍数计算获得待测信号周期，最后通过求待测信号周期倒数的方法获得待测信号的频率。其中，对于细时间测量的精度的提升，是得到提高待测信号的频率测量精度的关键。

现有技术中通常由定制的专用集成电路(Application Specific IntegratedCircuit，ASIC)或现场可编程门阵列(Field－Programmable Gate Array，FPGA)作为核心芯片实现具有频率测量功能的频率计，通过采用模拟内插法或延时线内插法或游标法等实现细时间时间间隔的精确测量；其中基于ASIC实现的频率计采用模拟内插法和游标法等对细时间间隔的测量精度要高于基于FPGA实现的频率计采用的延时线内插法。但是定制ASIC实现频率测量的频率计相较于基于FPGA设计实现频率测量的频率计开发周期长，电路设计复杂，成本高。因此，如何提高基于FPGA的频率计的频率测量精度成为研发人员努力的方向之一。

发明内容

为解决上述技术问题，本发明提供了一种基于FPGA的频率计及频率测量方法，以实现提高基于FPGA的频率计的频率测量精度的目的。

为实现上述技术目的，本发明实施例提供了如下技术方案：

一种基于FPGA的频率计，所述频率计包括：时钟源、上位机、分频整形单元及处理单元；

所述时钟源与所述处理单元的时钟信号输入端连接，用于为所述处理单元提供时钟信号；

所述分频整形单元用于接收外界原始信号，并对其以第一分频倍数进行分频处理后获得待测信号；

所述处理单元用于利用所述时钟信号生成的工作时钟信号作为时钟基准，对待测信号以第二分频倍数进行分频处理得到分频信号，并对所述分频信号周期利用时间测量法，以与所述分频信号上升沿相对应的待测信号上升沿为对象，进行多次细时间测量得到测量结果和一次粗时间测量获得第一时间值，结合所述第一分频倍数和第二分频倍数计算所述外界原始信号的频率，并将所述外界原始信号的频率向所述上位机传送；

所述处理单元设置于现场可编程门阵列FPGA中。

优选的，所述处理单元包括时钟模块、分频模块、管理模块、粗计数模块、细时间测量模块、运算处理模块及通讯模块；其中，

所述时钟模块用于接收所述时钟信号，对所述时钟信号进行处理后获得工作时钟信号，所述工作时钟信号作为所述管理模块、粗计数模块、细时间测量模块及运算处理模块的时钟基准；

所述管理模块用于为所述细时间测量模块、粗计数模块、运算处理模块和通讯模块提供控制功能和用于为所述细时间测量模块提供选择控制信号及测量次数控制信号；