[发明专利]一种基于FPGA的频率计及频率测量方法

权利要求书

1.一种基于FPGA的频率计，其特征在于，所述频率计包括：时钟源、上位机、分频整形单元及处理单元；

所述时钟源与所述处理单元的时钟信号输入端连接，用于为所述处理单元提供时钟信号；

所述分频整形单元用于接收外界原始信号，并对其以第一分频倍数进行分频处理后获得待测信号；

所述处理单元用于利用所述时钟信号生成的工作时钟信号作为时钟基准，对待测信号以第二分频倍数进行分频处理得到分频信号，并对所述分频信号周期利用时间测量法，以与所述分频信号上升沿相对应的待测信号上升沿为对象，进行多次细时间测量得到测量结果和一次粗时间测量获得第一时间值，结合所述第一分频倍数和第二分频倍数计算所述外界原始信号的频率，并将所述外界原始信号的频率向所述上位机传送；

所述处理单元设置于现场可编程门阵列FPGA中。

2.根据权利要求1所述的频率计，其特征在于，所述处理单元包括时钟模块、分频模块、管理模块、粗计数模块、细时间测量模块、运算处理模块及通讯模块；其中，

所述时钟模块用于接收所述时钟信号，对所述时钟信号进行处理后获得工作时钟信号，所述工作时钟信号作为所述管理模块、粗计数模块、细时间测量模块及运算处理模块的时钟基准；

所述管理模块用于为所述细时间测量模块、粗计数模块、运算处理模块和通讯模块提供控制功能和用于为所述细时间测量模块提供选择控制信号及测量次数控制信号；

所述分频模块用于对所述待测信号进行分频处理获得分频信号，所述分频信号周期即为所述时间测量法测量的时间间隔，所述分频信号为该测量的开始控制信号；

所述细时间测量模块用于利用所述待测信号、分频信号、选择控制信号及测量次数控制信号生成使能信号向所述粗计数模块及管理模块传送，并对与分频信号上升沿相对应的待测信号上升沿在每个分频信号周期内进行多次细时间测量，并将测量结果发送给所述运算处理模块；

所述粗计数模块用于结合所述使能信号、工作时钟信号及管理模块的控制，对待测信号在每个分频信号周期内进行一次粗时间测量获得第一时间值，并将其传送给所述运算处理模块；

所述运算处理模块用于接收所述第一时间值及多次细时间测量的测量结果，并结合所述分频整形单元的第一分频倍数和所述分频模块的第二分频倍数计算获得所述外界原始信号的频率，并将其通过所述通讯模块向所述上位机传送；

所述第二分频倍数等于闸门时间内所述待测信号的上升沿数目。

3.根据权利要求2所述的频率计，其特征在于，所述运算处理模块用于接收所述第一时间值及多次细时间测量的测量结果，并结合所述分频整形单元的第一分频倍数和所述分频模块的第二分频倍数计算获得所述外界原始信号的频率包括：

所述运算处理模块接收到所述第一时间值及多次细时间测量的测量结果后，对所述多次细时间测量的测量结果进行运算获得第二时间值，利用所述第一时间值及第二时间值计算获得一个分频信号周期内与分频信号前沿相对应的待测信号前沿时刻，并结合与该分频信号周期相邻的分频信号周期内与分频信号前沿相对应的待测信号前沿时刻进行计算，获得所述分频信号周期；将所述分频信号周期除以所述第一分频倍数和第二分频倍数获得所述待测信号的周期，并对所述待测信号的周期进行取倒数运算，获得所述外界原始信号的频率。