[发明专利]沟槽栅功率晶体管的制造方法

说明书

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽栅功率晶体管的 制造方法。

背景技术

如图1所示，是现有沟槽栅功率晶体管如功率MOSFET的结构示意图；在硅衬底 101上形成有硅外延层102，在器件区域中形成有沟槽栅，沟槽栅由填充于沟槽中的 栅极多晶硅即多晶硅栅104组成，在栅极多晶硅104和沟槽栅的沟槽的侧面和底部表 面之间隔离有栅极氧化硅103。多晶硅栅104a和栅极氧化硅103a位于器件区域外部， 用于在顶部形成接触孔109并通过接触孔109实现和顶部的由正面金属层110形成的 栅极连接。多晶硅栅104a和多晶硅栅104相互连接，二者对应的沟槽相互连通且同 时形成，其中多晶硅栅104a所对应的沟槽的宽度和深度更大。其中，器件区域为会 形成源区106且会形成连接源漏区的沟道的区域，器件区域在器件工作时会形成沟道 电流，而器件区域外则不存在源区也无法形成沟道，不具有器件的功能结构。

在硅外延层102表面形成有体结注入层或称为沟道区也即阱区105，在阱区105 的表面形成有源区106，被栅极多晶硅104侧面所述覆盖的体结注入层105表面的用 于形成沟道。

在硅外延层102的正面形成有层间膜107，接触孔109穿过层间膜107，在源区 106所对应的接触孔109的底部形成有阱区接触区108。

对于沟槽栅功率MOSFET，漏区形成于硅衬底101的背面，漏极由形成于硅衬底 101背面的背面金属层组成。

现有沟槽栅功率MOSFET因自身结构和制作工艺的限制，存在着两个制约其性能 的因素：

首先因为栅极氧化硅为一次生长，沟槽内底部和侧壁的氧化硅厚度一样厚，这样 在MOSFET承受反向耐压时，沟槽底部电场较大，击穿即会由此处发生，如图1中标 记111所示位置处会容易发生击穿。

其次，因沟槽底部栅极氧化硅的厚度较薄，反向转移电容会比较大。

发明内容

本发明所要解决的技术问题是提供一种沟槽栅功率晶体管的制造方法，能增加沟 槽底部氧化硅的厚度，提高器件的击穿电压并降低器件的反向转移电容。

为解决上述技术问题，本发明提供的沟槽栅功率晶体管的制造方法包括如下步 骤：

步骤一、采用光刻刻蚀工艺在硅衬底上形成沟槽。

步骤二、在所述沟槽的底部表面和侧面同时形成第一层氧化硅。

步骤三、进行光刻胶涂布，所述光刻胶将所述沟槽完全填满并延伸到所述沟道外 部的所述硅衬底表面。

步骤四、对所述光刻胶进行全面曝光并显影，所述全面曝光的焦距和能量要求保 证显影后在所述沟槽的底部有光刻胶剩余。

步骤五、对所述第一层氧化硅进行湿法刻蚀，所述湿法刻蚀将位于所述光刻胶顶 部的所述沟槽的侧面的所述第一层氧化硅去除、所述沟槽底部表面的所述第一层氧化 硅受所述光刻胶保护而保留，湿法刻蚀后所述沟槽的侧面的所述第一层氧化硅的表面 位置低于或等于所述光刻胶的顶部表面位置。

步骤六、去除所述光刻胶。

步骤七、进行栅极氧化硅生长，所述栅极氧化硅形成于所述第一层氧化硅的顶部 的所述沟槽的侧面；所述第一层氧化硅用于提升沟槽栅功率晶体管的击穿电压和降低 沟槽栅功率晶体管的反向转移电容。

步骤八、在所述沟槽中填充多晶硅形成多晶硅栅。

进一步的改进是，步骤二中形成的所述第一层氧化硅的厚度为

进一步的改进是，步骤四中显影后在所述沟槽的底部剩余的光刻胶的厚度为

进一步的改进是，步骤一中形成所述沟槽包括如下分步骤：

在所述硅衬底表面形成硬质掩模层。

通过光刻工艺形成的光刻胶图形定义沟槽的形成区域。

采用刻蚀工艺将所述沟槽的形成区域的硬质掩模层去除。

去除所述光刻胶图形，以刻蚀后的所述硬质掩模层为掩模对所述沟槽的形成区域 的硅进行刻蚀形成所述沟槽。

进一步的改进是，所述硬质掩模层由氧化层组成或者由氧化层加氮化层组成。

进一步的改进是，在所述硅衬底表面形成有硅外延层，所述沟槽形成于所述硅外 延层中。

进一步的改进是，步骤八中采用多晶硅淀积加回刻工艺形成所述多晶硅栅。

进一步的改进是，还包括步骤：