[发明专利]半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法。半导体器件包括鳍型图案，鳍型图案包括在鳍型图案的上部中的第一和第二氧化物区。鳍型图案在第一方向上延伸。第一纳米线在第一方向上延伸并与鳍型图案间隔开。栅电极围绕第一纳米线的外围并在交叉第一方向的第二方向上延伸。栅电极设置在鳍型图案的一区域上。该区域位于第一氧化物区和第二氧化物区之间。第一源/漏极设置在第一氧化物区上并与第一纳米线的端部分连接。

技术领域

本发明构思涉及半导体器件及其制造方法。

背景技术

多栅晶体管已经被提出以集成多个晶体管而没有降低其性能。多栅晶体管包括三维沟道。多栅晶体管的电流控制能力会增加而没有增大其栅极长度。此外，可以抑制短沟道效应(SCE)。

发明内容

根据本发明构思的示范实施方式，提供了一种半导体器件如下。鳍型图案包括在鳍型图案的上部中的第一和第二氧化物区。鳍型图案在第一方向上延伸。第一纳米线在第一方向上延伸并与鳍型图案间隔开。栅电极围绕第一纳米线的外围并在交叉第一方向的第二方向上延伸。栅电极设置在鳍型图案的一区域上。该区域位于第一氧化物区和第二氧化物区之间。第一源/漏极设置在第一氧化物区上并与第一纳米线的端部分连接。

根据本发明构思的示范实施方式，提供了一种半导体器件如下。基板具有氧化物区。第一和第二纳米线与基板间隔开，在第一方向上延伸，并在第一方向上彼此间隔开。第一栅电极围绕第一纳米线的外围并在交叉第一方向的第二方向上延伸。第二栅电极围绕第二纳米线的外围并在第二方向上延伸。第一和第二栅间隔物分别设置在第一栅电极的侧壁和第二栅电极的侧壁上。沟槽设置在第一栅电极和第二栅电极之间。沟槽由第一和第二栅间隔物以及基板的氧化物区限定。氧化物区限定沟槽的底表面而不与至少部分的第一和第二栅电极交叠。源/漏极设置在氧化物区上并填充沟槽。

根据本发明构思的示范实施方式，提供了一种半导体器件如下。基板具有彼此间隔开的第一凹陷和第二凹陷。第一和第二氧化物区填充第一凹陷和第二凹陷。纳米线设置在基板上并与基板间隔开。栅电极围绕纳米线。栅电极设置在第一氧化物区和第二氧化物区之间。源极和漏极分别与第一氧化物区和第二氧化物区交叠。

根据本发明构思的示范实施方式，提供了一种半导体器件如下。第一纳米线与基板间隔开并在第一方向上延伸。栅电极围绕第一纳米线的外围并在交叉第一方向的第二方向上延伸。源/漏极设置在栅电极的至少一侧上并与第一纳米线连接。接触形成在源/漏极中并在第一方向上与第一纳米线交叠。蚀刻停止层插置在接触和基板之间。

根据本发明构思的示范实施方式，提供了一种制造半导体器件的方法如下。在第一方向上延伸的鳍型结构形成在基板上。鳍型结构具有鳍型图案、纳米线前体、第一半导体图案和第二半导体图案。第一和第二半导体图案竖直地层叠在鳍型图案上，纳米线前体插置在第一半导体图案和第二半导体图案之间。虚设栅电极形成在鳍型结构上，该虚设栅电极交叉鳍型结构并在交叉第一方向的第二方向上延伸。第一间隔物形成在虚设栅电极的侧壁上。虚设栅电极和第一间隔物交叠鳍型图案的第一部分。鳍型结构的没有与虚设栅电极和第一间隔物交叠的第一和第二半导体图案被去除以暴露出鳍型图案的第二部分并且形成从该纳米线前体图案化得到的纳米线图案。氧化物区形成在鳍型图案的第二部分的上部中。

根据本发明构思的示范实施方式，提供了一种制造半导体器件的方法如下。形成从基板突出并在第一方向上延伸的鳍型图案。形成与鳍型图案的上表面间隔开并在第一方向上延伸的纳米线。蚀刻停止层形成在鳍型图案的上部区域中。源/漏极形成在蚀刻停止层和纳米线上。源/漏极从纳米线外延生长。通过使用蚀刻工艺在源/漏极中形成接触孔直到蚀刻停止层被暴露。接触形成在接触孔中。

附图说明

通过参考附图详细描述发明构思的示范实施方式，发明构思的这些及其他特征将变得更明显，其中∶

图1为根据本发明构思的示范实施方式的半导体器件的透视图；