[发明专利]访问动态随机存储器DRAM的方法和总线

说明书

本发明实施例提供了一种访问动态随机存储器DRAM的方法和总线。该方法包括接收访问指令，该访问指令包括访问地址，该访问地址包括物理地址和增添设置的第一字段和第二字段，其中，该第一字段用于指示交织模式，该交织模式表示访问通道的选择方式，该第二字段用于指示交织粒度，该交织粒度表示该访问通道下的地址空间的容量；根据该第一字段和该第二字段，确定该访问通道和该访问通道下的地址；根据该访问通道和该访问通道下的地址，访问该DRAM。本发明实施例提供的访问动态随机存储器DRAM的方法和总线，能够实现同时支持多种交织模式和交织粒度的控制方式。

技术领域

本发明涉及通信领域，并且更具体地，涉及一种访问动态随机存储器DRAM的方法和总线。

背景技术

现有技术的应用处理器(Application Processor，AP)的总线存储架构设计，中央处理器(Central Processing Unit，CPU)或输入/输出(Input/Output，IO)外设访问第四代低功耗双倍数据传输率动态随机存储器(Low Power Double Data Rate4 Dynamic RandomAccess Memory，LPDDR4 DRAM)时，通常需要对接4访问通道做地址交织访问，而且交织粒度也是静态配置。

通过现有的总线存储架构，CPU或IO外设访问DRAM时存在以下缺陷：当AP在某些处理低带宽需要的应用场景中(例如，语音通话或音频播放等)，使用现有技术的4访问通道交织模式访问DRAM，相对于单访问通道的DRAM功耗较高；若给某段地址空间预留单访问通道访问DRAM，会导致另外3个访问通道与此平行的地址段无法被利用；若在某些场景下CPU和IO设备(主要是媒体网络协议)带宽流量大时，现有技术的4访问通道交织模式无法做访问通道隔离，导致总线拥塞；以及在某些场景下，由于不同的网络协议(Internet Protocol，IP)访问DRAM的访问模式不同，会导致DRAM的通信不均衡。

发明内容

本申请提供了一种访问动态随机存储器DRAM的方法和总线，能够支持多种交织模式和交织粒度的控制方式。

第一方面，提供了一种访问动态随机存储器DRAM的方法，包括接收访问指令，该访问指令包括访问地址，该访问地址包括物理地址和增添设置的第一字段和第二字段，其中，该第一字段用于指示交织模式，该交织模式表示访问通道的选择方式，该第二字段用于指示交织粒度，该交织粒度表示该访问通道下的地址空间的容量；根据该第一字段和该第二字段，确定该访问通道和该访问通道下的地址；根据该访问通道和该访问通道下的地址，访问该DRAM。

总线接收CPU或IO外设发送的访问LPDDR器件的访问指令，该访问指令包括访问DRAM的访问地址，且访问地址中第一字段指示交织模式，第二字段指示交织粒度。这样根据第一字段可以确定访问DRAM的交织模式，以及根据第二字段可以确定访问DRAM的交织粒度。进而，根据交织模式和交织粒度能够确定访问DRAM的访问通道以及确定访问通道下的地址。从而，总线根据已经确定的访问通道和该访问通道下的地址，访问DRAM。

因此，本发明实施例的访问动态随机存储器DRAM的方法，接收包括访问地址的访问指令，该访问地址中增添设置的第一字段指示交织模式、第二字段指示交织粒度，根据该交织模式和该交织粒度确定访问通道和访问通道下的地址，并根据该访问通道和该访问通道下的地址访问该DRAM，从而实现同时支持多种交织模式和交织粒度的控制方式，以及多种交织粒度的按需配置，可以提高访问通道带宽均衡和利用率。