[发明专利]输入输出接收电路

说明书

一种输入输出接收电路，包括：接收端，适于耦接外部电压；第一NMOS管，源极耦接所述接收端，栅极耦接第一电源电压；整形电路，其输入端耦接所述第一电源电压和所述第一NMOS管的漏极，所述整形电路用于对所述第一NMOS管的漏极信号进行整形；补偿单元，适于对所述第一NMOS管的漏极信号进行补偿，使得所述第一NMOS管的漏极信号电压的最大值达到所述第一电源电压；其中，所述补偿单元包括第一PMOS管、第二PMOS管和第二NMOS管。本发明的输入输出接收电路的性能得到提升。

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种输入输出接收电路。

背景技术

输入输出(Input-Output,I/O)接收电路(receiver)是芯片内部和外部进行信号交互的接口电路，主要的功能是接收数字/模拟信号。在有些应用环境下，芯片外部的信号电压高于芯片内部的电源电压。因此，通常在I/O接收电路内设计耐压电路，以保护I/O接收电路。

现有技术的一种输入输出接收电路如图1所示，接收端接收来自端口PAD的信号。端口PAD的电压Vin高于接收电路工作的电源电压VDD1。如果端口PAD的信号直接传输到节点B，高压会导致NMOS管M29和NMOS管M30产生器件可靠性问题。故设置NMOS管M31，以降低节点B处信号电压的最大值。如图1所示，设置NMOS管M31源极耦接端口PAD，NMOS管M31栅极耦接电源电压VDD1，从而可以实现节点B的电压在0～(VDD1-Vthn)范围内，其中，Vthn为NMOS管M31的阈值电压，从而可以保护NMOS管M29和NMOS管M30。PMOS管M27的栅极连接到端口PAD是防止从电源VDD1到接地端VSS的电流泄露。降压模块将接收到的电压信号进行降压处理转换为芯片内部电压信号，并通过端口C输出至芯片内部。

但是，现有技术的输入输出接收电路中，节点B处信号电压的最大值为VDD1-Vthn，不能达到输入输出接收电路的工作电源电压VDD1，降低了输入输出接收电路的速度以及输入输出接收电路的性能。

发明内容

本发明解决的技术问题是提高输入输出接收电路的性能。

为解决上述技术问题，本发明实施例提供一种输入输出接收电路，输入输出接收电路包括：

接收端，适于耦接外部电压；

第一NMOS管，源极耦接所述接收端，栅极耦接第一电源电压；

整形电路，其输入端耦接所述第一电源电压和所述第一NMOS管的漏极，所述整形电路用于对所述第一NMOS管的漏极信号进行整形；

补偿单元，适于对所述第一NMOS管的漏极信号进行补偿，使得所述第一NMOS管的漏极信号电压的最大值达到所述第一电源电压；

其中，所述补偿单元包括第一PMOS管、第二PMOS管和第二NMOS管；所述第一PMOS管的源极耦接所述第一电源电压，所述第一PMOS管的栅极耦接所述接收端；所述第二NMOS管的漏极耦接所述第一PMOS管的漏极，所述第二NMOS管的栅极耦接所述第一NMOS管的漏极，所述第二NMOS管的源极接地；所述第二PMOS管的源极耦接所述第一电源电压，所述第二PMOS管的栅极耦接所述第一PMOS管的漏极，所述第二PMOS管的漏极耦接所述第一NMOS管的漏极。

可选的，所述补偿单元还包括：第三NMOS管；

所述第三NMOS管的漏极耦接所述第二PMOS管的漏极以及所述第一NMOS管的漏极，所述第三NMOS管的栅极耦接所述第一PMOS管的漏极，所述第三NMOS管的源极接地。

可选的，所述整形电路为反相单元。

可选的，所述反相单元包括：第三PMOS管和第四NMOS管；