[发明专利]输入输出接收电路

权利要求书

1.一种输入输出接收电路，其特征在于，包括：

接收端，适于耦接外部电压；

第一NMOS管，源极耦接所述接收端，栅极耦接第一电源电压；

整形电路，其输入端耦接所述第一电源电压和所述第一NMOS管的漏极，所述整形电路用于对所述第一NMOS管的漏极信号进行整形；

补偿单元，适于对所述第一NMOS管的漏极信号进行补偿，使得所述第一NMOS管的漏极信号电压的最大值达到所述第一电源电压；

其中，所述补偿单元包括第一PMOS管、第二PMOS管、第二NMOS管及第三NMOS管；所述第一PMOS管的源极耦接所述第一电源电压，所述第一PMOS管的栅极耦接所述接收端；所述第二NMOS管的漏极耦接所述第一PMOS管的漏极，所述第二NMOS管的栅极耦接所述第一NMOS管的漏极，所述第二NMOS管的源极接地；所述第二PMOS管的源极耦接所述第一电源电压，所述第二PMOS管的栅极耦接所述第一PMOS管的漏极，所述第二PMOS管的漏极耦接所述第一NMOS管的漏极；所述第三NMOS管的漏极耦接所述第二PMOS管的漏极以及所述第一NMOS管的漏极，所述第三NMOS管的栅极耦接所述第一PMOS管的漏极，所述第三NMOS管的源极接地。

2.根据权利要求1所述的输入输出接收电路，其特征在于，所述整形电路为反相单元。

3.根据权利要求2所述的输入输出接收电路，其特征在于，所述反相单元包括：第三PMOS管和第四NMOS管；

所述第三PMOS管的源极耦接所述第一电源电压，所述第三PMOS管的栅极耦接所述第一NMOS管的漏极；所述第四NMOS管的漏极耦接所述第三PMOS管的漏极，所述第四NMOS管的源极接地，所述第四NMOS管的栅极耦接所述第一NMOS管的漏极。

4.根据权利要求1所述的输入输出接收电路，其特征在于，所述整形电路为施密特触发器。

5.根据权利要求1所述的输入输出接收电路，其特征在于，在所述外部电压从逻辑低电平到逻辑高电平的上升沿，所述第一PMOS管关断，所述第二NMOS管导通，所述第一PMOS管的漏极电压经由所述第二NMOS管被拉低，在所述第一PMOS管的漏极电压小于等于所述第二PMOS管的阈值电压时，所述第二PMOS管导通，驱动所述第一NMOS管的漏极的输出电压的达到所述第一电源电压。

6.根据权利要求5所述的输入输出接收电路，其特征在于，在所述外部电压从逻辑高电平到逻辑低电平的下降沿，所述第一PMOS管导通，所述第二NMOS管关断，所述第一PMOS管的漏极电压升高，所述第一PMOS管的漏极电压高于所述第二PMOS管的阈值电压，所述第二PMOS管关断，所述外部电压驱动所述第一NMOS管的漏极的输出电压为逻辑低电平。

7.根据权利要求1所述的输入输出接收电路，其特征在于，在所述外部电压从逻辑低电平到逻辑高电平的上升沿，所述第一PMOS管关断，所述第二NMOS管导通，所述第一PMOS管的漏极电压经由所述第二NMOS管被拉低，在所述第一PMOS管的漏极电压小于等于所述第二PMOS管的阈值电压时，所述第二PMOS管导通，所述第三NMOS管关断，所述第一电源电压驱动所述第一NMOS管的漏极的输出电压的达到所述第一电源电压。

8.根据权利要求7所述的输入输出接收电路，其特征在于，在所述外部电压从高电平到低电平的下降沿，所述第一PMOS管导通，所述第二NMOS管关断，所述第一PMOS管的漏极电压升高，所述第一PMOS管的漏极电压高于所述第二PMOS管的阈值电压，所述第二PMOS管关断，所述第三NMOS管导通，接地电压驱动所述第一NMOS管的漏极的输出电压为低电平。

9.根据权利要求1至8中任一项所述的输入输出接收电路，其特征在于，还包括：

电平转换单元，其输入端耦接所述整形电路的输出端和第二电源电压，输出端作为所述输入输出接收电路的输出端，所述电平转换单元适于对所述整形电路的输出信号进行电平转换。