[发明专利]制造半导体器件的方法

说明书

本发明涉及制造半导体器件的方法。栅电极的上端位于半导体衬底的表面下方。绝缘层形成在栅电极上和位于其周围的半导体衬底上。绝缘层具有第一绝缘膜和低透氧绝缘膜。第一绝缘膜例如为NSG膜并且低透氧绝缘膜例如为SiN膜。此外，第二绝缘膜形成在低透氧绝缘膜上。第二绝缘膜例如为BPSG膜。在形成绝缘膜之后通过利用氧化气氛的处理来提高垂直MOS晶体管的耐TDDB性。此外，由于绝缘层具有低透氧绝缘膜，因此，能够抑制垂直MOS晶体管的阈值电压的波动。

本申请是申请人为“瑞萨电子株式会社”、申请日为2012年6月28日、发明名称为“半导体器件、制造半导体器件的方法以及电子装置”、申请号为201210219006.9的发明专利申请的分案申请。

相关申请的交叉引用

通过引用将2011年6月28日提交的包括说明书、权利要求、附图和摘要的日本专利申请No.2011-143100的公开整体并入这里。

发明内容

本发明涉及一种具有垂直晶体管的半导体器件、制造半导体器件的方法以及电子装置。

背景技术

半导体器件包括具有垂直晶体管的半导体器件。垂直晶体管例如用在控制高电流的器件中。日本专利特开公开No.2005-86140描述了垂直MOS晶体管的栅电极覆盖有NSG膜和BPSG膜的堆叠膜或者PSG膜和BPSG膜的堆叠膜。日本专利特开公开No.2002-280553描述了垂直MOS晶体管的栅电极覆盖有诸如BPSG膜的绝缘膜。

日本专利特开公开No.2000-183182描述了CMOS器件覆盖有氧化物膜、氮化硅膜和BPSG膜的堆叠膜，但是这是涉及平面晶体管的技术。在该技术中，氮化硅膜用于防止湿气扩散。

发明内容

要求垂直晶体管具有的特性之一是栅极绝缘膜的随时间的耐介电击穿(TDDB)性。另一方面，对于垂直晶体管还要求阈值电压较小变化。

根据本发明的一方面，提供了一种半导体器件，包括：半导体衬底；漏极层，其形成到半导体衬底并且位于半导体衬底的背面侧上；栅极绝缘膜，其形成在于半导体衬底的表面形成的凹部的内壁上；栅电极，其掩埋在凹部中并且栅电极的上端低于半导体衬底的表面；源极层，其在表面侧上形成到半导体衬底；第一绝缘膜，其形成在栅电极上，并且膜的上表面高于半导体衬底的表面；以及低透氧绝缘膜，其形成在第一绝缘膜上并且具有比第一绝缘膜的透氧性低的透氧性。

作为发明人研究的结果，发现了当栅电极的上端低于半导体衬底的表面时，通过在栅电极上形成绝缘膜并且然后在绝缘膜上应用利用氧化气氛的处理，提高了耐TDDB性耐TDDB性。认为氧经由栅极绝缘膜上的绝缘膜到达栅极绝缘膜的没有被栅电极覆盖的区域并且致密该区域中的栅极绝缘膜。

另一方面，还发现了当绝缘膜允许氧通过其过度透过时，栅极绝缘膜的厚度变化。当栅极绝缘膜的厚度变化时，这导致垂直晶体管的阈值电压的波动。根据本发明，在第一绝缘膜上形成低透氧绝缘膜。这能够抑制氧通过该绝缘膜的过度透过。

根据本发明的另一方面，提供了一种制造半导体器件的方法，包括：将凹部形成到半导体衬底的表面，该半导体衬底在背面侧上具有漏极层；在凹部的内壁上形成栅极绝缘膜；将栅电极掩埋在凹部中，使得栅电极的上端低于半导体衬底的表面；在表面侧上将源极层形成到半导体衬底；在栅电极上形成第一绝缘膜，使得该绝缘膜的上表面高于半导体衬底的表面；在第一绝缘膜上形成低透氧绝缘膜，该低透氧绝缘膜具有比第一绝缘膜的透氧性低的透氧性；以及从低透氧绝缘膜上方并且从半导体衬底上方应用利用氧化气氛的处理。