[发明专利]制造半导体器件的方法有效
| 申请号: | 201610127269.5 | 申请日: | 2012-06-28 |
| 公开(公告)号: | CN105679677B | 公开(公告)日: | 2019-03-15 |
| 发明(设计)人: | 冈治成治 | 申请(专利权)人: | 瑞萨电子株式会社 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336 |
| 代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 韩峰;孙志湧 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 制造 半导体器件 方法 | ||
1.一种制造半导体器件的方法,包括:
(a)将凹部形成到半导体衬底的表面,所述半导体衬底在背面侧上具有漏极层;
(b)在所述凹部的内壁上形成栅极绝缘膜;
(c)将栅电极掩埋在所述凹部中;
(d)将源极层形成到所述半导体衬底的表面侧上;
(e)在所述栅电极之上形成第三绝缘膜,
(f)在形成所述栅极绝缘膜之后并且在掩埋所述栅电极之后,在所述第三绝缘膜之上形成第一绝缘膜;
(g)在所述第一绝缘膜之上形成第二绝缘膜;以及
(h)从所述第一绝缘膜上方并且从所述第二绝缘膜上方执行利用氧化气氛的处理,
其中,所述第一绝缘膜所具有的透氧性低于所述第二绝缘膜的透氧性,以及
其中,所述第一绝缘膜所具有的透氧性低于所述第三绝缘膜的透氧性。
2.根据权利要求1所述的制造半导体器件的方法,
其中,在所述步骤(c)中,将所述栅电极形成为以使得所述栅电极的上端低于所述半导体衬底的表面。
3.根据权利要求2所述的制造半导体器件的方法,
其中,在所述步骤(e)中,将所述第三绝缘膜形成为以使得所述第三绝缘膜的上表面高于所述半导体衬底的表面。
4.根据权利要求1所述的制造半导体器件的方法,
其中,所述第三绝缘膜的厚度大于所述第一绝缘膜的厚度。
5.根据权利要求1所述的制造半导体器件的方法,
其中,所述第二绝缘膜的厚度大于所述第一绝缘膜的厚度。
6.根据权利要求1所述的制造半导体器件的方法,
其中,所述第一绝缘膜为SiN膜、SiC膜和SiCN膜中的至少一种。
7.根据权利要求6所述的制造半导体器件的方法,
其中,所述第一绝缘膜为SiN膜,并且其厚度为6nm以上且7nm以下。
8.根据权利要求1所述的制造半导体器件的方法,
其中,所述第二绝缘膜为非掺杂硅酸盐玻璃NSG膜、硼磷硅酸盐玻璃BPSG膜和旋涂玻璃SOG中的至少一种。
9.根据权利要求1所述的制造半导体器件的方法,
其中,所述第三绝缘膜为NSG膜和SOG膜中的至少一种。
10.根据权利要求1所述的制造半导体器件的方法,
在所述步骤(h)之后,所述方法还包括步骤:
(i)将源极互连形成在所述第二绝缘膜之上以使得所述源极互连耦合到所述源极层。
11.根据权利要求10所述的制造半导体器件的方法,
其中,所述源极互连是Al膜。
12.根据权利要求2所述的制造半导体器件的方法,
其中,直接在所述栅电极上方形成所述第一绝缘膜、所述第二绝缘膜和所述第三绝缘膜以使得覆盖所述栅电极的整个顶表面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610127269.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





