[发明专利]一种多晶硅发射极晶体管及其制造方法

说明书

技术领域

本发明属于硅半导体器件技术领域，涉及一种晶体管，具体涉及一种多晶硅发射极晶体管。

背景技术

1979年HisaoKondo提出了联栅晶体管GAT(GateAssociatedTransistor)，随后进行了详细的分析(见IEEETrans.ElectronDevice，vol.ED-27,PP.373-379.1980)。1994年，陈福元、金文新、吴忠龙对联栅晶体管GAT作了进一步的分析(见《电力电子技术》1994年第4期1994.11.pp52-55)，指出了联栅晶体管器件呈现出高耐压、快速开关和低饱和压降等优良特性。

2000年，中国发明专利ZL00100761.0提出了一种槽形栅多晶硅结构的联栅晶体管，其结构的原理如图8所示：在下层为N型低电阻率层42、上层为N型高电阻率层41的硅衬底片4的上表面，有多条高掺杂浓度的N型发射区3，发射区3通过掺杂多晶硅层9与发射极金属层1连接，每条发射区3的周围有P型基区2，P型基区2的侧面连着P型掺杂浓度比基区2高、深度比P型基区2深度深的栅区6’，栅区6’与栅极金属层相连，硅衬底片4的N型高电阻率层41在基区2以下和栅区6’以下的部分为集电区，硅衬底片4的N型低电阻率层42是集电极，N型低电阻率层42的下表面与集电极金属层8相连，其中：栅区6’是槽形的，该硅槽5的底部是P型高掺杂区；N型发射区3的上面连接着N型的掺杂多晶硅层9，该掺杂多晶硅层9与发射极金属层1连接；每条硅槽5的底面和侧面覆盖着氧化层7，侧面的氧化层7延伸到硅衬底片4的上表面。联栅晶体管的单元的重复间距即相邻栅区的距离很小，可以比此前的联栅晶体管获得更大的电流密度、更均匀的电流分布、更快的开关速度、更高的可靠性。

现有技术的槽型栅多晶硅结构的联栅晶体管要求每条槽的底面和侧面覆盖着绝缘层，侧面的绝缘层延伸到硅衬底片的上表面。否则在高温推进后可能形成两侧都是高掺杂的PN结。按照常规理论，两侧高掺杂的P型硅和N型硅的杂质浓度达到5E19/cm³以上，则发生隧道穿通(见《半导体器件基础》爱德华·S·杨著，人民教育出版社，书号：13012.0638，P110图4-12)。为了避免形成两侧都是高掺杂的PN结，版图设计时在发射区窗口与槽型栅区之间必须留出足够大的套刻间距，这就导致了两个相邻槽型栅区的距离不能够太近，而联栅晶体管的两个相邻栅区的距离越远其夹断能力就越弱。而且发射区的光刻与栅区的光刻不可能完全对准，这就使得发射区的电流不均匀，从而降低了整个管芯的电流能力。

发明内容

鉴于上述问题，本发明的目的是针对现有技术的不足，提供一种多晶硅发射极晶体管，通过在整个P型基区和P型浓基区上面直接淀积多晶硅然后注磷扩散的方法，使其可以提供更均匀的电流分布，具有较强的抗冲击能力，具有更高的可靠性，具有更低的成本。

本发明的另一目的是提供上述多晶硅发射极晶体管的制造方法。

为完成本发明的目的，本发明一种多晶硅发射极晶体管，在下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片的上表面有多个高掺杂浓度的N型发射区，该N型发射区的上面连接着N型的掺杂多晶硅层，该掺杂多晶硅层与发射极金属层连接，每个N型发射区的下面有P型基区，P型基区的侧面连着掺杂浓度比基区高的P型浓基区，P型浓基区与P型浓基区汇流条正交，硅衬底片的上方有基极金属层，硅衬底片的上层N型高电阻率层位于P型基区以下和P型浓基区以下的部分为集电区，硅衬底片的下层N型低电阻率层为集电极，集电极的下表面与集电极金属层相连；

所述基极金属层与P型浓基区汇流条相连接；

所述P型浓基区的上面与N型副发射区连接，该N型副发射区的上面与N型掺杂多晶硅层连接；

所述N型副发射区的侧面与N型发射区连接。

优选地，所述P型浓基区为平面型，或者，所述P型浓基区为槽型。

优选地，所述P型浓基区的结深比P型基区的结深深，或者，所述P型浓基区的结深比P型基区的结深浅。

本发明还提供一种多晶硅发射极晶体管的制造方法，包括下列工艺步骤：

A.提供下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片；

B.通过氧化、光刻、硼离子注入、扩散推进工艺，形成P型基区、P型浓基区、P型浓基区汇流条，在扩散推进后，硅衬底的上表面有一层氧化层；

C.选择性地腐蚀氧化层，把P型基区和P型浓基区上面的氧化层腐蚀干净，保留P型浓基区汇流条上面的氧化层；

D.淀积多晶硅层；