[发明专利]一种FPGA电路及其设计方法

权利要求书

1.一种FPGA电路，其特征在于，包括：输入输出单元、布线单元和可配置逻辑单元，所述布线单元包括第一多路选择器；所述可配置逻辑单元包括组合逻辑电路；

所述第一多路选择器的输入端与所述输入输出单元的输出端连接，所述第一多路选择器的输出端与所述组合逻辑电路的输入端之间通过寄存器直接连接。

2.如权利要求1所述的FPGA电路，其特征在于，所述寄存器设置于所述布线单元中，所述寄存器的输入端与所述第一多路选择器的输出端连接，所述寄存器的输出端与所述组合逻辑电路的输入端连接。

3.如权利要求2所述的FPGA电路，其特征在于，所述布线单元还包括：缓冲单元和第二多路选择器；

所述缓冲单元，用于接收所述第一多路选择器输出的输出信号，并将所述输出信号作为第二输出信号发送至所述第二多路选择器；

所述寄存器，用于将所述输出信号作为第一输出信号发送至所述第二多路选择器；

所述第二多路选择器，用于接收选择信号，并当所述选择信号为指示选取所述第一输出信号的第一选择信号时，从所述第一输出信号和所述第二输出信号中选取所述第一输出信号发送至所述组合逻辑电路；

当所述选择信号为指示选取所述第二输出信号的第二选择信号时，从所述第一输出信号和所述第二输出信号中选取所述第二输出信号发送至所述组合逻辑电路。

4.如权利要求1所述的FPGA电路，其特征在于，所述寄存器设置于所述可配置逻辑单元中，所述第一多路选择器将输出的输出信号直接发送至所述可配置逻辑单元中的寄存器，所述寄存器将接收到的所述输出信号发送至所述组合逻辑电路。

5.如权利要求1-4任一项所述的FPGA电路，其特征在于，所述寄存器由至少一个触发器组成。

6.一种FPGA电路设计方法，所述FPGA电路包括输入输出单元、布线单元和可配置逻辑单元，其特征在于，所述方法包括：

在所述布线单元上设置第一多路选择器，在所述可配置逻辑单元上设置组合逻辑电路；

在所述第一多路选择器与所述组合逻辑电路之间设置寄存器，并将所述寄存器的输入端与所述第一多路选择器的输出端直接连接，将所述寄存器的输出端与所述组合逻辑电路的输入端直接连接；并将所述第一多路选择器的输入端与所述输入输出单元的输出端连接。

7.如权利要求6所述的FPGA电路设计方法，其特征在于，所述在所述第一多路选择器与所述组合逻辑电路之间设置寄存器包括：将所述寄存器设置于所述布线单元中，通过所述寄存器将所述第一多路选择器输出的输出信号发送至所述组合逻辑电路。

8.如权利要求6所述的FPGA电路设计方法，其特征在于，所述在所述第一多路选择器与所述组合逻辑电路之间设置寄存器还包括：将所述寄存器设置于所述可配置逻辑单元中，所述第一多路选择器将输出的输出信号直接发送至所述可配置逻辑单元中的寄存器，所述寄存器将接收到的所述输出信号发送至所述组合逻辑电路。

9.如权利要求7所述的FPGA电路设计方法，其特征在于，当将所述寄存器设置于所述布线单元中时，还包括：在所述布线单元中设置缓冲单元和第二多路选择器；

通过所述缓冲单元接收所述第一多路选择器输出的输出信号，并将所述输出信号作为第二输出信号发送至第二多路选择器；

所述寄存器将所述输出信号作为第一输出信号发送至所述第二多路选择器；

所述第二多路选择器接收选择信号选择将所述第一输出信号或者第二输出信号发送至所述组合逻辑电路。

10.如权利要求9所述的FPGA电路设计方法，其特征在于，所述第二多路选择器接收选择信号选择将所述第一输出信号或者第二输出信号发送至所述组合逻辑电路具体包括：

当所述选择信号为指示选取所述第一输出信号的第一选择信号时，从所述第一输出信号和所述第二输出信号中选取所述第一输出信号发送给所述组合逻辑电路；

当所述选择信号为指示选取所述第二输出信号的第二选择信号时，从所述第一输出信号和所述第二输出信号中选取所述第二输出信号发送至所述组合逻辑电路。