[发明专利]内存控制接口信号质量的优化方法和系统有效
| 申请号： | 201610118666.6 | 申请日： | 2016-03-02 |
| 公开（公告）号： | CN105701042B | 公开（公告）日： | 2018-08-14 |
| 发明（设计）人： | 杨晓 | 申请（专利权）人： | 珠海全志科技股份有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16 |
| 代理公司： | 广州华进联合专利商标代理有限公司 44224 | 代理人： | 贾满意;李双皓 |
| 地址： | 519080 广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 内存 控制 接口 信号 质量 优化 方法 系统 | ||
1.一种内存控制接口信号质量的优化方法，其特征在于，包括以下步骤：
向存储装置的存储空间中写入已知数据；所述已知数据写入所述存储装置；
逐一按照预设配置参数集合中的各个配置参数组合配置内存控制接口信号的延时信息和对应的判决电平，读取所述已知数据，并将读取出的数据与所述已知数据对比；
根据对比结果从所述预设配置参数集合中选择最佳配置参数组合；
其中，每个所述配置参数组合包括所述延时信息和与所述延时信息对应的判决电平；所述延时信息包括读延时信息和写延时信息，所述判决电平包括与所述读延时信息对应的判决电平和与所述写延时信息对应的判决电平；
所述内存控制接口信号包括数据信号、数据掩码、数据选通信号和DQSN中的至少一种。
2.根据权利要求1所述的内存控制接口信号质量的优化方法，其特征在于，所述内存控制接口信号还包括地址控制位，所述优化方法还包括：
根据预设协议对所述地址控制位的写延时信息和对应的判决电平进行校准。
3.根据权利要求1至2任意一项所述的内存控制接口信号质量的优化方法，其特征在于，所述内存控制接口为DDR接口。
4.根据权利要求1至2任意一项所述的内存控制接口信号质量的优化方法，其特征在于，所述存储装置为DRAM。
5.一种内存控制接口信号质量的优化系统，其特征在于，包括数据写入模块、数据对比模块和参数选择模块；
所述数据写入模块，用于向存储装置的存储空间中写入已知数据；所述已知数据写入所述存储装置；
所述数据对比模块，用于逐一按照预设配置参数集合中的各个配置参数组合配置内存控制接口信号的延时信息和对应的判决电平，读取所述已知数据，并将读取出的数据与所述已知数据对比；
所述参数选择模块，用于根据对比结果从所述预设配置参数集合中选择最佳配置参数组合；
其中，每个所述配置参数组合包括所述延时信息和与所述延时信息对应的判决电平；所述延时信息包括读延时信息和写延时信息，所述判决电平包括与所述读延时信息对应的判决电平和与所述写延时信息对应的判决电平；
所述内存控制接口信号包括数据信号、数据掩码、数据选通信号和DQSN中的至少一种。
6.根据权利要求5所述的内存控制接口信号质量的优化系统，其特征在于，所述内存控制接口信号还包括地址控制位，所述优化系统还包括校准模块；
所述校准模块用于根据预设协议对所述地址控制位的写延时信息和对应的判决电平进行校准。
7.根据权利要求5至6任意一项所述的内存控制接口信号质量的优化系统，其特征在于，所述内存控制接口为DDR接口。
8.根据权利要求5至6任意一项所述的内存控制接口信号质量的优化系统，其特征在于，所述存储装置为DRAM。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海全志科技股份有限公司，未经珠海全志科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201610118666.6/1.html，转载请声明来源钻瓜专利网。
