[发明专利]凸块结构与其制作方法

说明书

技术领域

本发明涉及一种凸块结构与其制作方法。

背景技术

近年来，随着电子产品的需求朝向高功能化、信号传输高速化及电路组件高密度化，半导体相关产业的技术也不断演进。一般而言，半导体晶圆在完成集成电路(integrated circuit)的制作之后，需通过导电结构(例如凸块、导线)电性连接集成电路的外接点和其他组件(例如基板、印刷电路板)，方能传递电性信号。

以电镀凸块结构为例，其应用常见于薄膜覆晶封装(Chip on Film，COF)或玻璃覆晶(Chip on Glass，COG)。一般而言，凸块结构藉由电镀制程直接制作于半导体晶圆的表面上，而后在半导体晶圆单分成单颗芯片后，藉由形成于芯片上的凸块结构使芯片电性连接软性基板(即薄膜基板)或玻璃基板上的导电图案(例如是引脚或者导电接点)。凸块结构与导电图案可以通过直接压合而形成键结，或是利用导电胶(例如异方性导电胶)达到电性连接。当凸块结构硬度不够时，即容易在压合至导电图案的过程中因受力而产生破坏或坍塌，从而降低凸块结构的强度及接合效果。另外，若以价格较高的贵金属材料(例如金)制作整个凸块结构，将使凸块结构的生产成本无法有效降低。

发明内容

本发明提供一种凸块结构与其制作方法，其适于使凸块结构硬度增大，从而提高凸块结构的强度及接合效果，并同时降低生产成本。

本发明的凸块结构包括凸块本体以及多个微粒子填料。微粒子填料分布于凸块本体中，其中微粒子填料的直径介于0.05微米至1微米之间，且微粒子填料分布于凸块本体中的比例介于25％至50％之间。

本发明的凸块结构的制作方法包括下列步骤：将多个微粒子填料掺杂于电镀液中。藉由电镀液形成凸块本体于镀件上，且微粒子填料混入该凸块本体中，其中微粒子填料的直径介于0.05微米至1微米之间，且微粒子填料分布于凸块本体中的比例介于25％至50％之间。

在本发明的一实施例中，上述的微粒子填料藉由混入用于形成凸块本体的电镀液中而伴随电镀液同时形成于凸块本体中。

在本发明的一实施例中，上述的微粒子填料包括硅基(Silicon based)材料。

在本发明的一实施例中，上述的凸块本体的材质包括金、银或铜。

在本发明的一实施例中，上述的微粒子填料分布于凸块本体中的比例介于30％至45％之间。

在本发明的一实施例中，上述的电镀液中的多个离子堆栈沉积构成凸块本体，微粒子填料掺杂于离子之间，以在离子堆栈时混入凸块本体。

在本发明的一实施例中，上述的电镀液包括含有金、银或铜离子的材质，而离子包括金、银或铜离子。

在本发明的一实施例中，上述的藉由电镀液形成凸块本体的步骤包括均匀搅拌电镀液，使微粒子填料悬浮于电镀液中。

基于上述，本发明的凸块结构与其制作方法将多个微粒子填料掺杂于电镀液中，并藉由电镀液形成凸块本体，使微粒子填料混入凸块本体中。如此，凸块结构包括凸块本体以及分布于其中的微粒子填料，其中微粒子填料的直径介于0.05微米至1微米之间，且微粒子填料分布于凸块本体中的比例介于25％至50％之间。据此，本发明的凸块结构与其制作方法适于使凸块结构硬度增大，从而提高凸块结构的强度及接合效果，并同时降低生产成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是本发明一实施例的凸块结构的示意图；

图2是图1的凸块结构的制作流程示意图。

附图标记：

10：载体

20：电镀装置

22：电镀液

24：镀件

24a：特定区域

24b：阻隔结构

26：阴极

28：阳极

100：凸块结构

110：凸块本体

120：微粒子填料

d：直径

h：高度

V：电源供应器

w：宽度

具体实施方式