[发明专利]半导体元件以及其制作方法

说明书

本发明公开一种半导体元件以及其制作方法，其于形成了对应外延层的第一开孔之后再形成对应栅极结构的第二开孔，并第二开孔形成之后进行预先非晶化注入制作工艺以于外延层中形成非晶区，由此避免用以形成第二开孔的制作工艺影响到非晶区的状况。以本发明的制作方法形成的半导体元件包括接触结构设置与合金层。接触结构设置于第二开孔中以与金属栅极电连接，合金层设置于金属栅极上且设置于接触结构与金属栅极之间，且合金层包括金属栅极的材料的合金。

技术领域

本发明涉及一种半导体元件以及其制作方法，尤其是涉及一种利用预先非晶化注入制作工艺来降低接触阻抗的半导体元件以及其制作方法。

背景技术

半导体集成电路的技术随着时间不断地进步成长，每个新世代制作工艺下的产品都较前一个世代具有更小且更复杂的电路设计。在各芯片区域上的功能元件因产品革新需求而必须使其数量与密度不断地提升，当然也就使得各元件几何尺寸需越来越小。

随着元件尺寸不断地微缩，源极/漏极接触与源极/漏极接面的接触阻抗状况影响元件电性表现(例如开启电流Ion)的程度也越来越显著，因此相关业界也不断在制作工艺及材料上进行研发改良，以求尽可能地降低源极/漏极接触与源极/漏极之间的接触阻抗，进而达到符合元件需求以及提升元件性能等目的。

发明内容

本发明提供了一种半导体元件以及其制作方法，利用于分别依序形成了对应外延层的第一开孔以及形成了对应栅极结构的第二开孔之后，再进行预先非晶化注入制作工艺以于外延层中形成非晶区。由此避免用以形成第二开孔的制作工艺影响到非晶区的状况，进而可确保利用预先非晶化注入制作工艺来降低接触阻抗的效果。

根据本发明的一实施例，本发明提供了一种半导体元件的制作方法包括下列步骤。首先，提供一半导体基底。于半导体基底上形成一栅极结构。于半导体基底中形成一外延层，且外延层与栅极结构相邻。于栅极结构以及外延层上形成一层间介电层。形成一第一开孔，第一开孔贯穿层间介电层并暴露出至少部分的外延层。形成一第二开孔，第二开孔贯穿层间介电层并暴露出至少部分的栅极结构，第二开孔于形成第一开孔的步骤之后形成。于形成第一开孔与第二开孔之后，进行一预先非晶化注入(pre-amorphizationimplantation,PAI)制作工艺，用以于外延层中形成一非晶区。

根据本发明的一实施例，本发明还提供了一种半导体元件，包括一半导体基底、一金属栅极、一层间介电层、一第二开孔、一接触结构以及一合金层。金属栅极设置于半导体基底上。层间介电层设置于金属栅极上。第二开孔贯穿金属栅极上的层间介电层。接触结构设置于第二开孔中，且接触结构与金属栅极电连接。合金层设置于金属栅极上，合金层设置于接触结构与金属栅极之间，且合金层包括金属栅极的材料的合金。

附图说明

图1至图8为本发明第一实施例的半导体元件的制作方法示意图，其中

图2绘示了图1之后的制作方法示意图；

图3绘示了图2之后的制作方法示意图；

图4绘示了图3之后的制作方法示意图；

图5绘示了图4之后的制作方法示意图；

图6绘示了图5之后的制作方法示意图；

图7绘示了图6之后的制作方法示意图；

图8绘示了图7之后的制作方法示意图。

图9与图10为本发明第二实施例的半导体元件的制作方法示意图，其中图10绘示了图9之后的制作方法示意图。

主要元件符号说明

10 半导体基底

10F 鳍状结构

11 隔离结构

20 间隙壁